WEKO3
アイテム
システムレベル設計向けプロファイラ
https://ipsj.ixsq.nii.ac.jp/records/22891
https://ipsj.ixsq.nii.ac.jp/records/22891ca1a338b-0632-49c6-860f-9959850eae3b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC08176003.pdf (1.5 MB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-01-15 | |||||||
| タイトル | ||||||||
| タイトル | システムレベル設計向けプロファイラ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Profiler for System Level Design. | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 名古屋大学大学院情報科学研究科情報システム学専攻 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院情報科学研究科情報システム学専攻 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院情報科学研究科情報システム学専攻 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学大学院情報科学研究科情報システム学専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information Engineering， Graduate School of Information Science， Naogya Univ. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information Engineering， Graduate School of Information Science， Naogya Univ. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information Engineering， Graduate School of Information Science， Naogya Univ. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information Engineering， Graduate School of Information Science， Naogya Univ. | ||||||||
| 著者名 |
本田, 晋也
× 本田, 晋也
|
|||||||
| 著者名(英) |
Shinya, Honda
× Shinya, Honda
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々は，組込みシステム開発向けに，ソフトウェアとハードウェアの区別ない並列プロセスで記述されたシステム記述から，ソフトウェアとハードウェアに分割された実装記述を自動生成するシステムレベル設計環境（SystemBuilder）を開発している．並列プロセスで構成されているシステム全体の最適化を行うには，システム全体の実行プロファイルを取得して解析する必要がある．加えて本システムでは，並列プロセスはソフトウェア・ハードウェアのどちらとしても実装される可能性があるため，実装先に依存しない実行プロファイルの取得方法が必要となる．そこで我々は，ソフトウェア・ハードウェア混在のシステムの実行プロファイルを低オーバヘッドで取得可能なプロファイラを作成した．本プロファイラにより，容易に分割後のシステムの実行プロファイルを取得することが可能となり，設計効率化が実現できる．開発したプロファイラを SystemBuilder に組み込み，ＪＰＥＧデコーダの設計に適用し，その効果を評価した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We developed system level design environment， named SystemBuilder. One of the most remarkable features in SystemBuilder is that it automatically generates software and hardware implementation from a system level specification with parallel process. In order to optimize the performance of a parallel process system， profile of the system such as execution time and waiting time is neces sary. Tn this paper， we present a profiler for systemlevel design. This profiler provides a process implementation independent profiling with low execution overhead. We use results of the profiling to evaluate software hardware portioning. A JPEG decoder system has been designed in order to evaluate the effectiveness of the developed profiler. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2007, 号 1(2008-ARC-176), p. 11-16, 発行日 2008-01-15 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
