WEKO3
アイテム
レジスタ・ファイル書き込み時タイミング・エラーに関する脆弱性評価
https://ipsj.ixsq.nii.ac.jp/records/22829
https://ipsj.ixsq.nii.ac.jp/records/228296766f7f9-c6be-45f2-8578-6eaba09b9d97
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC08179030.pdf (650.0 kB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-07-29 | |||||||
| タイトル | ||||||||
| タイトル | レジスタ・ファイル書き込み時タイミング・エラーに関する脆弱性評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Vulnerability Evaluation of Timing-errors on Register Write | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Grad. School of Info. Science and Technology，The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Grad. School of Info. Science and Technology，The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Grad. School of Info. Science and Technology，The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Grad. School of Info. Science and Technology，The University of Tokyo | ||||||||
| 著者名 |
入江, 英嗣
× 入江, 英嗣
|
|||||||
| 著者名(英) |
Hidetsugu, Irie
× Hidetsugu, Irie
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本論文では，タイミング・エラーによる脆弱性 (vulnerability factor) に着目した評価を行う．レジスタ・ファイル書き込みに注目し，シミュレーション上でモンテカルロ的にエラーを注入して，エラー脆弱性を計測する．この計測は，エラー脆弱性に関する従来の議論を踏まえつつ，バイパスの考慮や，タイミング・エラーの注入など，新しい試みとなっている． 実験の結果，バイパスによって 8 割のエラーがマスクされること，軽量化 WAB により 1 桁から 3 桁の脆弱性削減ができることが分かった．また，そのようにして得た値を指標とした，典型的ケース実行のための設計最適化フレームワークについて議論する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we evaluate architectural vulnerability factor (AVF) focusing on timing errors. We evaluate AVF of register writes by simulating the errors in the Monte Carlo method. Based on conventional discussion of AVF, several novel features such as bypass effects and timing-error characteristics are introduced to the experiment. The evaluation results showed that 80% of the errors are masked by bypassing, and the light weight WAB reduces AVF by 1 or 3 orders of magnitude. We also discuss the design optimization framework using these AVFs for typical case execution. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2008, 号 75(2008-ARC-179), p. 175-180, 発行日 2008-07-29 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
