Item type |
SIG Technical Reports(1) |
公開日 |
2021-10-04 |
タイトル |
|
|
タイトル |
単一磁束量子回路によるビット幅可変加減算器の設計と評価 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
HW・アーキテクチャ |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
名古屋大学 |
著者所属 |
|
|
|
九州大学/現在,株式会社ソシオネクスト |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
名古屋大学 |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
九州大学 |
著者所属 |
|
|
|
名古屋大学 |
著者所属 |
|
|
|
九州大学 |
著者名 |
石川, 伊織
長岡, 一起
石田, 浩貴
福光, 孝介
岡, 慶太郎
田中, 雅光
川上, 哲志
谷本, 輝夫
小野, 貴継
藤巻, 朗
井上, 弘士
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
半導体の微細化の限界が見え始め,新奇デバイスへの期待が高まっている.そのひとつに単一磁束量子(Single Flux Quantum: SFQ)回路がある.本研究では SFQ 回路と親和性の高いベクトルアーキテクチャに着目し,SFQ ベクトルプロセッサを実装することを目標としている.しかしながら,現状では SFQ 回路向けのベクトルアーキテクチャは提案されていない.そこで,近年主流の柔軟性を持ったベクトルプロセッサに必要な構成要素である,ビット幅可変加減算器の設計を行い,動作検証を行った.シミュレーションによる検証の結果,50GHz での正常動作が確認でき,SFQ 回路の高速性を維持しつつ,ビット幅可変加減算器が実現できることが確認できた.この回路はチップ試作を行っており,試作チップを用いた検証も行う予定である. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2021-ARC-246,
号 7,
p. 1-8,
発行日 2021-10-04
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |