遅延ばらつき評価に向けた交互配置均質リングオシレータ

• Item type: Symposium(1)
• 公開日: 2021-08-25
• タイトル: 遅延ばらつき評価に向けた交互配置均質リングオシレータ
• タイトル / 言語: en
• タイトル: Homogeneous Ring Oscillator with Staggered Layout for Delay Variability Characterization
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: アナログ回路
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院工学研究科電気工学専攻
• 著者所属: 大阪学院大学情報学部
• 著者所属(英): en
• 著者所属(英): Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Informatics, Osaka Gakuin University
• 著者名: 有働, 岬; イスラム, マーフズル; 小野寺, 秀俊
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: デジタル回路における MOS トランジスタの特性評価にリングオシレータ回路は有用である．個々のトランジスタの遅延ばらつきを評価するには，インバータを遅延素子として用いた段数の少ないリングオシレータ回路が望ましい．しかし，NAND のような発振制御用の異なる論理ゲートがリング内に含まれる場合や，配線長などに不均質性がある場合，ゲートあたりの正確な特性評価が困難になる．そこで，本稿ではすべての論理ゲートの貢献度を均一にするためのリングオシレータ回路構造を提案する．提案構造は仮想電源ノード及び交互配置したレイアウトを採用し，NAND ような制御用の論理ゲートが含まれない．提案構造のリングオシレータを搭載した 65 nm の CMOS バルクプロセスにて試作した回路を評価し，トランジスタモデルの検証やゲートあたりのばらつきの評価を行う．交互配置均質リングオシレータは，スイッチング条件下におけるトランジスタの特性評価に有効である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Ring oscillator circuits are useful for characterization of MOS transistors under switching operation. To evaluate the delay variation of individual logic gates as well as drain current variation of individual transistors, it is desirable that the ring oscillator consists of a small number of stages. Accurate characterization of per-gate variation becomes difficult, when a different logic gate for oscillation control, such as a NAND gate, is included in the ring, or when there is heterogeneity in wiring length. We propose a homogeneous ring oscillator structure with staggered layout that utilizes virtual supply line for oscillation control. We demonstrate the validity of our proposed structure by measuring a test chip fabricated in a 65 nm CMOS low-power bulk process. The staggered homogeneous ring oscillator is effective for estimating gate-level characteristics.
• 書誌情報: DAシンポジウム2021論文集; 巻 2021, p. 99-104, 発行日 2021-08-25
• 出版者 / 言語: ja
• 出版者: 情報処理学会