次世代HPCシステムのためのプロセッサアーキテクチャ評価環境と電力性能予測

• Item type: SIG Technical Reports(1)
• 公開日: 2021-03-08
• タイトル: 次世代HPCシステムのためのプロセッサアーキテクチャ評価環境と電力性能予測
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: HPCシステム
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学情報基盤センター
• 著者所属: 理化学研究所計算科学研究センター
• 著者所属: 理化学研究所計算科学研究センター
• 著者所属: 理化学研究所計算科学研究センター
• 著者所属: 理化学研究所計算科学研究センター
• 著者名: 有間, 英志; 児玉, 祐悦; 小田嶋, 哲哉; 辻, 美和子; 佐藤, 三久
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ポストエクサスケールシステムを含む次世代 HPC システムでは，ワークロードの多様化，半導体製造プロセスの微細化限界，電力供給限界等，様々な問題に直面することが予想されており，この様な状況の下，所望の性能向上を達成するためには，ハードウェアアーキテクチャの最適化がより一層重要となる．本稿では，その中でも特に重要なプロセッサのマイクロアーキテクチャに焦点を当て，特に，スーパーコンピュータ富岳に搭載されている A64FX のアーキテクチャ，コンパイラ，コード性能，並びに電力評価等のために用いられてきた，Gem5 や McPAT 等のツールに対して拡張，整備を行い，さらにそれを用いた予備評価を行う．具体的には，A64FX プロセッサを 3nm までスケーリングさせた際の電力，面積削減効果を見積り，その上で，チップ電力，面積等の制約の下，スケーリングによるチップのスループット向上効果について，特に，コア数，SIMD 幅，FP パイプライン幅をスケールさせて検証する．その結果，コア数の増大による性能向上は見込めるものの，SIMD 幅，パイプライン幅の増大については，コアの複雑さ，特に L1 データキャッシュの複雑さの増大により，性能向上が頭打ちとなる事を確認した．これら定量的評価結果を元に，今後の HPC 向け SIMD プロセッサの方向性について議論を行う．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2021-HPC-178, 号 10, p. 1-9, 発行日 2021-03-08
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8841
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会