@techreport{oai:ipsj.ixsq.nii.ac.jp:00210008,
 author = {有間, 英志 and 児玉, 祐悦 and 小田嶋, 哲哉 and 辻, 美和子 and 佐藤, 三久},
 issue = {10},
 month = {Mar},
 note = {ポストエクサスケールシステムを含む次世代 HPC システムでは，ワークロードの多様化，半導体製造プロセスの微細化限界，電力供給限界等，様々な問題に直面することが予想されており，この様な状況の下，所望の性能向上を達成するためには，ハードウェアアーキテクチャの最適化がより一層重要となる．本稿では，その中でも特に重要なプロセッサのマイクロアーキテクチャに焦点を当て，特に，スーパーコンピュータ富岳に搭載されている A64FX のアーキテクチャ，コンパイラ，コード性能，並びに電力評価等のために用いられてきた，Gem5 や McPAT 等のツールに対して拡張，整備を行い，さらにそれを用いた予備評価を行う．具体的には，A64FX プロセッサを 3nm までスケーリングさせた際の電力，面積削減効果を見積り，その上で，チップ電力，面積等の制約の下，スケーリングによるチップのスループット向上効果について，特に，コア数，SIMD 幅，FP パイプライン幅をスケールさせて検証する．その結果，コア数の増大による性能向上は見込めるものの，SIMD 幅，パイプライン幅の増大については，コアの複雑さ，特に L1 データキャッシュの複雑さの増大により，性能向上が頭打ちとなる事を確認した．これら定量的評価結果を元に，今後の HPC 向け SIMD プロセッサの方向性について議論を行う．},
 title = {次世代HPCシステムのためのプロセッサアーキテクチャ評価環境と電力性能予測},
 year = {2021}
}