高位合成ツールCyberWorkBenchを用いたマルチFPGAボード設計

• Item type: SIG Technical Reports(1)
• 公開日: 2021-01-18
• タイトル: 高位合成ツールCyberWorkBenchを用いたマルチFPGAボード設計
• タイトル / 言語: en
• タイトル: A multi-FPGA system design environment with CyberWorkBench
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 分散システム
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 日本電気株式会社
• 著者所属: 東京大学工学系研究科付属システムデザイン研究センター
• 著者所属: 慶應義塾大学理工学部
• 著者所属(英): en
• 著者所属(英): Dept. of Information and Computer Science, Keio University
• 著者所属(英): en
• 著者所属(英): NEC
• 著者所属(英): en
• 著者所属(英): University of Tolyo System Design Lab.
• 著者所属(英): en
• 著者所属(英): Dept. of Information and Computer Science, Keio University
• 著者名: 鈴木, 裕章; 高橋, 渡; 若林, 一敏; 天野, 英晴
• 著者名(英): Hiroaki, Suzuki; Wataru, Takahashi; Kazutoshi, Wakabayashi; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 複数の FPGA ボードを直接高速シリアルリンクで接続したマルチ FPGA システムは，MEC (Multi-edge access Computing) 用の計算ノードとして注目されているが，Vivado-HLS などの既存の設計ツールは，複数の FPGA チップによる並列処理の設計にほとんど対応していない．そのため，現状マルチ FPGA ボードでアプリケーションを開発する場合に問題となるのは，マルチ FPGA ボードで行う処理の並列シミュレーションができない点である．本稿では，マルチ FPGA システム FiC (Flow-in-Cloud) を対象として，並列シミュレーション環境の構築を目指す．その第一歩として，CWB (CyberWorkBench) を利用して SystemC を用いて LeNet を実装し，並列シミュレーションを行った．評価として，C++ 及び SystemC で実装した場合の，画像 5 枚分の判定結果出力までの各シミュレーション動作時間を測定した．結果としては C++ の動作レベルシミュレーションで 0.28sec，SystemC 動作レベルシミュレーションで 28.73sec，SystemC サイクル精度シミュレーションで 797.10sec となった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2021-SLDM-193, 号 22, p. 1-6, 発行日 2021-01-18
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会