回路遅延の非線形モデルを用いたモンテカルロ法による遅延ばらつき解析

• Item type: Symposium(1)
• 公開日: 2020-08-31
• タイトル: 回路遅延の非線形モデルを用いたモンテカルロ法による遅延ばらつき解析
• タイトル / 言語: en
• タイトル: Monte Carlo-based Delay Variation Analysis with Non-Linear Circuit Delay Model
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 省電力設計およびばらつき
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院工学研究科電気工学専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属(英): en
• 著者所属(英): Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University
• 著者名: 村上, 健祐; イスラム, マーフズル; 小野寺, 秀俊
• 著者名(英): Kensuke, Murakami; Mahfuzul, Islam; Hidetoshi, Onodera
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 低電圧動作において回路遅延は非線形に変動し，線形モデルを用いた従来の解析手法では遅延ばらつきは解析できない．そこで本論文では，非線形領域における回路の遅延ばらつきを解析するための新たな手法を提案する．本手法では，EKV モデルと同様の考え方で各 MOSFET のしきい値電圧変動に対する回路全体の遅延変動の非線形性を正確にモデル化し，これらの遅延変動の重ね合わせを回路全体の遅延変動として求め，モンテカルロ法により遅延ばらつき解析を行う．65nm プロセスを想定した回路シミュレーションにおける遅延変動を提案手法により正確にモデル化できることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Since circuit delay fluctuates non-linearly at low voltage, the delay variation cannot be analyzed by conventional methods with linear model. This paper proposes a new method to analyze delay variation at non-linear region. By our proposed method, we analyze delay variation according to the following procedure. At first, as EKV model for modeling a MOSFET operation, we accurately model non-linear circuit delay fluctuation due to fluctuation of a threshold voltage of MOSFETs. Next, with superposition of these delay fluctuation model, we model the circuit delay fluctuation due to fluctuation of threshold voltage of all MOSFETs . Finally, with Monte Carlo method, we calculate the circuit delay variation. We demonstrate that our proposed method can accurately model the delay variation of circuit with 65nm process MOSFET in HSPICE simulation.
• 書誌情報: DAシンポジウム2020論文集; 巻 2020, p. 59-64, 発行日 2020-08-31
• 出版者 / 言語: ja
• 出版者: 情報処理学会