| Item type |
SIG Technical Reports(1) |
| 公開日 |
2020-02-20 |
| タイトル |
|
|
タイトル |
ハードウェア機構の活用によるハイブリッドトランザクショナルメモリ高速化の検討 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
プロセッサアーキテクチャ |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
東京大学 |
| 著者所属 |
|
|
|
国立情報学研究所 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
The University of Tokyo |
| 著者所属(英) |
|
|
|
en |
|
|
National Institute of Informatics |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者名 |
浅井, 優太
山下, 淳
小林, 龍之介
二間瀬, 悠希
塩谷, 亮太
五島, 正裕
津邑, 公暁
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
トランザクショナルメモリ（TM）のハードウェア実装である HTM は，性能が高いがハードウェア資源の制限により実行できないトランザクションが存在する．一方，TM のソフトウェア実装である STM は，HTM に比べて性能が低いがハードウェア資源の制限を受けないため，HTM で実行できないトランザクションを実行可能である．そこで，HTM でトランザクションを実行できなかった場合，STM にフォールバックしてそのトランザクションを実行するハイブリッドトランザクショナルメモリ（HyTM）が提案されている．HyTM の実装のなかでも HyNOrec は競合検出に使用するメタデータが 1 つであるという点において，性能に優れている．しかし，STM にフォールバックした場合に性能低下が発生するという HyTM が抱える問題は依然として存在する．本論文では，HTM のための機構を HyNOrec の STM を担う NOrec に対して活用することにより高速化できると考え，NOrec に HTM のための機構を活用した手法を提案する．STAMP ベンチマークを用いて評価を行った結果，最大 15.0`%，平均 4.1%の高速化を確認した． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2020-ARC-240,
号 34,
p. 1-11,
発行日 2020-02-20
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC20240034.pdf (757.2 kB)
