@techreport{oai:ipsj.ixsq.nii.ac.jp:00203219,
 author = {浅井, 優太 and 山下, 淳 and 小林, 龍之介 and 二間瀬, 悠希 and 塩谷, 亮太 and 五島, 正裕 and 津邑, 公暁},
 issue = {34},
 month = {Feb},
 note = {トランザクショナルメモリ（TM）のハードウェア実装である HTM は，性能が高いがハードウェア資源の制限により実行できないトランザクションが存在する．一方，TM のソフトウェア実装である STM は，HTM に比べて性能が低いがハードウェア資源の制限を受けないため，HTM で実行できないトランザクションを実行可能である．そこで，HTM でトランザクションを実行できなかった場合，STM にフォールバックしてそのトランザクションを実行するハイブリッドトランザクショナルメモリ（HyTM）が提案されている．HyTM の実装のなかでも HyNOrec は競合検出に使用するメタデータが 1 つであるという点において，性能に優れている．しかし，STM にフォールバックした場合に性能低下が発生するという HyTM が抱える問題は依然として存在する．本論文では，HTM のための機構を HyNOrec の STM を担う NOrec に対して活用することにより高速化できると考え，NOrec に HTM のための機構を活用した手法を提案する．STAMP ベンチマークを用いて評価を行った結果，最大 15.0`%，平均 4.1%の高速化を確認した．},
 title = {ハードウェア機構の活用によるハイブリッドトランザクショナルメモリ高速化の検討},
 year = {2020}
}