| Item type |
SIG Technical Reports(1) |
| 公開日 |
2019-07-16 |
| タイトル |
|
|
タイトル |
乗法的オフセットに基づく高効率AESハードウェアアーキテクチャの設計 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Design of Highly Efficient AES Hardware Architectures Based on Multiplicative-Offset |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東北大学／国立研究開発法人科学技術振興機構， さきがけ |
| 著者所属 |
|
|
|
インターステラテクノロジズ株式会社 |
| 著者所属 |
|
|
|
神戸大学 |
| 著者所属 |
|
|
|
神戸大学 |
| 著者所属 |
|
|
|
神戸大学 |
| 著者所属 |
|
|
|
NanyangTbchnologicalUniversity |
| 著者所属 |
|
|
|
Telecom ParisTech |
| 著者所属 |
|
|
|
Telecom ParisTech |
| 著者所属 |
|
|
|
Telecom ParisTech |
| 著者所属 |
|
|
|
東北大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Tohoku University / PRESTO, Japan Science and Technology Agency |
| 著者所属(英) |
|
|
|
en |
|
|
Interstellar Technologies, Inc. |
| 著者所属(英) |
|
|
|
en |
|
|
Kobe University |
| 著者所属(英) |
|
|
|
en |
|
|
Kobe University |
| 著者所属(英) |
|
|
|
en |
|
|
Kobe University |
| 著者所属(英) |
|
|
|
en |
|
|
Nanyang Technological University |
| 著者所属(英) |
|
|
|
en |
|
|
Telecom ParisTech |
| 著者所属(英) |
|
|
|
en |
|
|
Telecom ParisTech |
| 著者所属(英) |
|
|
|
en |
|
|
Telecom ParisTech |
| 著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
| 著者名 |
上野, 嶺
森岡, 澄夫
三浦, 典之
松田, 航平
永田, 真
Shivam, Bhasin
Yves, Mathieu
Tarik, Graba
Jean-Luc, Danger
本間, 尚文
|
| 著者名(英) |
Rei, Ueno
Sumio, Morioka
Noriyuki, Miura
Kohei, Matsuda
Makoto, Nagata
Shivam, Bhasin
Yves, Mathieu
Tarik, Graba
Jean-Luc, Danger
Naofumi, Homma
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では高効率 AES ハードウェアアーキテクチャの設計を示す．提案アーキテクチャはレジスタリタイミングや命令順序交換に加え，本稿で新たに提案する線形演算の最適化手法である乗法的オフセットを用いることで高いスループット面積効率を達成する．さらに本稿では，論理合成の結果から，提案する AES 暗復号ハードウェアと AES 暗号化ハードウェアはそれぞれ既存手法よりも約 51-57 %と 58-64 %高いスループット面積効率を有することを示す． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This paper presents high throughput / gate hardware architectures. In order to achieve a high area-time efficinecy, the proposed architectures employ a new trick for optimizing construction of linear operations named multiplicative-offset, in addition to register-retiming and operation-reordering techniques. As a result of logic syntheses, we confirm that the proposed AES encryption /decryption hardware and encryption hardware acheive approximately 51-57% and 58-64% higher efficiency than conventional ones, respectively. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA12628305 |
| 書誌情報 |
研究報告セキュリティ心理学とトラスト（SPT）
巻 2019-SPT-34,
号 59,
p. 1-8,
発行日 2019-07-16
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8671 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SPT19034059.pdf (2.2 MB)
