幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法

• Item type: SIG Technical Reports(1)
• 公開日: 2018-05-09
• タイトル: 幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法
• タイトル / 言語: en
• タイトル: A Method of Constructing a Replica Circuit Tracking Maximum Delay Characteristics of an LSI Circuit over a Wide Range of Operating Environments
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路設計技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学工学部
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者名: 福田, 展和; 塩見, 準; 石原, 亨; 小野寺, 秀俊
• 著者名(英): Nobukazu, Fukuda; Jun, Shiomi; Tohru, Ishihara; Hidetoshi, Onodera
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路の最大遅延特性を温度，コーナーケース，電源電圧，基板電圧の異なる幅広い動作環境にわたって実時間で正確に追跡することができるクリティカルパスレプリカを構築する設計方法を開発することを目的とする．本稿では回帰分析に基づくクリティカルパスレプリカの構築法を提案する．論理ゲートを直列に接続して遅延ブロックを合成し，最大遅延特性を追跡するために最適なブロック数を求める．ISCAS ベンチマーク回路を用いたシミュレーションによって，提案手法が最大遅延時間を誤差 7.3% で模擬できることを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The aim of this paper is to develop a systematic design method of constructing a critical path replica that can accurately track the maximum delay characteristics at runtime over a wide range of operating environments such as corner case, temperature, supply voltage, and threshold voltage. This paper proposes a method of constructing a critical path replica based on linear regression analysis. This approach synthesizes delay units by serially connecting logic gates and seeks the optimal number of delay units to track the maximum delay characteristics of the circuit. Experimental results obtained using an ISCAS benchmark circuit showed that the error of the proposed method is 7.3%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2018-SLDM-184, 号 5, p. 1-6, 発行日 2018-05-09
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会