PWM制御向け高時間分解能信号生成回路のFPGA実装

• Item type: SIG Technical Reports(1)
• 公開日: 2015-01-22
• タイトル: PWM制御向け高時間分解能信号生成回路のFPGA実装
• タイトル / 言語: en
• タイトル: FPGA Implementation of a High Time Resolution Signal Generation Circuit for PWM
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: FPGA応用
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属: 長崎大学
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者所属(英): en
• 著者所属(英): Nagasaki University
• 著者名: 柏木, 瞬; 光武, 大貴; 谷口, 弘展; 柴田, 裕一郎; 小栗, 清; 丸田, 英徳; 黒川, 不二雄
• 著者名(英): Shun, Kashiwagi; Daiki, Mitsutake; Hironobu, Taniguchi; Yuichiro, Shibata; Kiyoshi, Oguri; Hidenori, Maruta; Fujio, Kurokawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，電子機器の省エネ化への取り組みとしてスイッチング電源のディジタル制御とその高周波化が注目されている．FPGA を用いたディジタル制御電源は電圧の変化に対する効果的な制御をリアルタイムに行うことができ，高速な並列演算回路によって制御の高速化が可能となる．一方，スイッチング電源の高周波化に対応するためには，FPGA の資源使用量を抑えつつ，PWM 制御の時間分解能を向上させる方法を考えることが課題となる．そこで，本稿ではパラレルデータをシリアルデータに変換する SerDes プリミィブとシリアルデータの遅延量を細粒度に変更できる ODELAYE2 プリミティブを組み合わせた新しい PWM 信号生成回路を提案する．この回路を実際に PPGA に実装したところ，約 0.08ns の時間分解能を持つ PWM 信号を生成することができ，遅延の線形性についても概ね良好であることを確認した．また，資源使用数については，Slice 数 37，FlipFlop 数 63，LUT 数 98 となり，少ない回路規模で実現できることが明かになった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, high-frequency digitally controlled switching power supplies have received increasing attention in the context of energy saving for electronic equipments. Digitally controlled switching power supplies using FPGAs can perform real-time effective control for voltage changes, by making the best use of high-speed parallel arithmetic circuits. On the other hand, one of the challenges for high-frequency control is to improve time resolution of PWM control while alleviating FPGA resource utilization. This paper shows a novel PWM signal generation circuit with an SerDes primitive for parallel-serial conversion and an ODELAYE2 primitive for fine grained adjustment of a delay quantity. Empirical evaluation results reveal that the proposed circuit can control the duration of the PWM signal in units of approximately 0.08ns and achieves preferable linearity of the delay. The required hardware amount is also small: 37 slices, 63 flip-flops, and 98 LUTs are utilized, respectively.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-169, 号 16, p. 1-6, 発行日 2015-01-22
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会