@techreport{oai:ipsj.ixsq.nii.ac.jp:00185183,
 author = {柏木, 瞬 and 光武, 大貴 and 谷口, 弘展 and 柴田, 裕一郎 and 小栗, 清 and 丸田, 英徳 and 黒川, 不二雄 and Shun, Kashiwagi and Daiki, Mitsutake and Hironobu, Taniguchi and Yuichiro, Shibata and Kiyoshi, Oguri and Hidenori, Maruta and Fujio, Kurokawa},
 issue = {16},
 month = {Jan},
 note = {近年，電子機器の省エネ化への取り組みとしてスイッチング電源のディジタル制御とその高周波化が注目されている．FPGA を用いたディジタル制御電源は電圧の変化に対する効果的な制御をリアルタイムに行うことができ，高速な並列演算回路によって制御の高速化が可能となる．一方，スイッチング電源の高周波化に対応するためには，FPGA の資源使用量を抑えつつ，PWM 制御の時間分解能を向上させる方法を考えることが課題となる．そこで，本稿ではパラレルデータをシリアルデータに変換する SerDes プリミィブとシリアルデータの遅延量を細粒度に変更できる ODELAYE2 プリミティブを組み合わせた新しい PWM 信号生成回路を提案する．この回路を実際に PPGA に実装したところ，約 0.08ns の時間分解能を持つ PWM 信号を生成することができ，遅延の線形性についても概ね良好であることを確認した．また，資源使用数については，Slice 数 37，FlipFlop 数 63，LUT 数 98 となり，少ない回路規模で実現できることが明かになった．, Recently, high-frequency digitally controlled switching power supplies have received increasing attention in the context of energy saving for electronic equipments. Digitally controlled switching power supplies using FPGAs can perform real-time effective control for voltage changes, by making the best use of high-speed parallel arithmetic circuits. On the other hand, one of the challenges for high-frequency control is to improve time resolution of PWM control while alleviating FPGA resource utilization. This paper shows a novel PWM signal generation circuit with an SerDes primitive for parallel-serial conversion and an ODELAYE2 primitive for fine grained adjustment of a delay quantity. Empirical evaluation results reveal that the proposed circuit can control the duration of the PWM signal in units of approximately 0.08ns and achieves preferable linearity of the delay. The required hardware amount is also small: 37 slices, 63 flip-flops, and 98 LUTs are utilized, respectively.},
 title = {PWM制御向け高時間分解能信号生成回路のFPGA実装},
 year = {2015}
}