GP-GPUを用いた高速並列論理シミュレータ

• Item type: SIG Technical Reports(1)
• 公開日: 2015-01-22
• タイトル: GP-GPUを用いた高速並列論理シミュレータ
• タイトル / 言語: en
• タイトル: A High-Speed Parallel Logic Simulater Using GP-GPU
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論理シミュレータ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 高知大学大学院理学専攻情報科学分野
• 著者所属: 高知大学理学部情報科学分野
• 著者所属: 高知大学大学院理学専攻情報科学分野
• 著者所属: 高知大学大学院理学専攻情報科学分野
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Kochi University
• 著者所属(英): en
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Kochi University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Kochi University
• 著者名: 橋口, 拓哉; 青野, 寛之; 豊永, 昌彦; 村岡, 道明
• 著者名(英): Takuya, Hashiguchi; Masahiko, Toyonaga; Michiaki, Muraoka
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文は，GPGPU を使った高速論理シミュレーションの高速化手法について述べる．本シミュレーション高速化手法の構成は，論理素子を GP-GPU スレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし，GPU 内部メモリアクセス高速法，条件分岐削減法および SM 演算時間平坦法である．商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果，7.5 万ゲートの組合せ回路で 29 倍，および，8 万ゲートの順序回路で 5.7 倍の高速性を示すことができた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, a new high-speed logic simulator based on a parallel logic simulation methodology using GP-GPU is presented. It is based on a fan-out cone grouping method, and consists of three acceleration methods for simulating performance, a GPU internal memory access method, a branch reduction method and an SM execution time balancing method. The experimental comparison result shows that the proposed simulator executed 29 times faster than a high speed commercial simulator for a combinational circuit of 75,000 gates, and 5.7 times faster for a sequential circuit of 84,000 gates respectively.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-169, 号 12, p. 1-6, 発行日 2015-01-22
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会