Item type |
Symposium(1) |
公開日 |
2015-08-19 |
タイトル |
|
|
タイトル |
プロセスコーナーモデルとBTIばらつきを考慮したタイミング解析手法 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Timing Analysis Considering Process Corner Model and BTI Variability |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
回路・デバイスモデル |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
京都工芸繊維大学 |
著者所属 |
|
|
|
京都工芸繊維大学 |
著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
著者名 |
籔内, 美智太郎
小林, 和淑
|
著者名(英) |
Yabuuchi, Michitarou
Kobayashi, Kazutoshi
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
微細プロセスの大規模集積回路の設計においては初期特性ばらつきに加えて BTI ばらつきを考慮しなければならない.これらの分布をシミュレーションするためには膨大な計算が必要となってしまうため,計算を高速化した解析手法が求められている.本稿では初期特性ばらつきと BTI ばらつきの分布を加算することで,長期劣化予測の統計的解析結果を得る手法を提案する.提案手法によって 45 nm バルクプロセスインバータの遅延ばらつきを解析したところ,10 8 s の使用期間で遅延が 20%以上増加することが分かった. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Both process variations and BTI variabilities are should be considered by the LSI designers. However, a huge amount of time is needed to simulate those variations. Therefore, the fast simulation methodology is required. In this study, we propose the methodology of the statistical timing analysis considering those variations. The delay degradation of a 45 nm bulk process inverter is 20% for a 10 8 s period of use. |
書誌情報 |
DAシンポジウム2015論文集
巻 2015,
p. 175-180,
発行日 2015-08-19
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |