WEKO3
アイテム
FPGAを用いた再構成可能な並列信号処理装置
https://ipsj.ixsq.nii.ac.jp/records/131837
https://ipsj.ixsq.nii.ac.jp/records/1318375dc1e49e-ba01-4deb-b0da-00b2f5323171
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001345602.pdf (163.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1997-09-24 | |||||
| タイトル | ||||||
| タイトル | FPGAを用いた再構成可能な並列信号処理装置 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Field Programmable Gate Array Based Reconfigurable Parallel Signal Processor | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 三菱電機(株)情報技術総合研究所 | ||||||
| 著者所属 | ||||||
| 三菱電機(株)情報技術総合研究所 | ||||||
| 著者所属 | ||||||
| 三菱電機(株)鎌倉製作所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Mitsubishi Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Mitsubishi Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Mitsubishi Electric Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 近年の集積回路技術の進歩により, 従来は困難であった方式の実現性が高まっている。特にFPGA (Field Programmable Gate Array)は, 専用のハードウェア回路をソフト的に書き換えることが可能であり, かつ, 近年その動作速度, 集積度も向上してきているため, その用途が拡大してきている。例えば, 高速性が要求されるため, 専用のハードウェアでしか組めなかった回路の融通性を高めることが可能となり, 再構成可能な処理装置の構成を導くことができる。また, 信号処理の分野においては, 古くからその高速処理の研究がなされているが, 対象とする分野によっては, 高速性以外に回路規模の縮小化が強く望まれる。例えば, 航空機に搭載するレーダ信号処理装置などは, 高速処理もさることながら, 搭載できるスペースが限られるため, 回路規模と処理速度の兼合いが大きな課題となっている。また, 機能向上の面から, 特徴の異なる複数のセンサを搭載しで, 対象物に対応したセンサを効率的に使用することも検討されており, これらに対応した柔軟な構成も課題の一つである。本論文では, 上記の課題に対応可能なFPGAを使用した並列信号処理装置を提案する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第55回, 号 アーキテクチャ, p. 10-11, 発行日 1997-09-24 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
