WEKO3
アイテム
遅延値を動的に変更可能な論理シミュレータの考察
https://ipsj.ixsq.nii.ac.jp/records/130969
https://ipsj.ixsq.nii.ac.jp/records/13096934855c2b-f80b-41dc-9ceb-436873e04ba6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001344712.pdf (148.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1997-03-12 | |||||
| タイトル | ||||||
| タイトル | 遅延値を動的に変更可能な論理シミュレータの考察 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | A Logic Simulation Using Selectable Delay Values. | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 法政大学大学院 | ||||||
| 著者所属 | ||||||
| 東芝マイクロエレクトロニクス(株) | ||||||
| 著者所属 | ||||||
| 法政大学工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Graduate School of Engineering, Hosei University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba Microelectronics Co. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Department of Electronic Informatics, Hosei University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 半導体素子の微細化によりLSIの集積度が増し, その動作も高速になってきている. そのような高速で動作する回路の設計においては, 遅延とクロックとの適合性やクロック同期におけるタイミングの制約などの問題が重要となっている. そこで配線長による論理回路の遅延時間のより正確な評価が必要となっている. 本論文では回路中の全信号 (全配線) に遅延を与え各々の信号を11個のパラメータに拡張することで, 各信号 (各配線) の遅延のパラメータをコントロール可能にする方式を報告する. | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第54回, 号 アーキテクチャ, p. 151-152, 発行日 1997-03-12 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
