WEKO3
アイテム
NANDゲートのみで論理回路を実現する一手法(MA法)
https://ipsj.ixsq.nii.ac.jp/records/128903
https://ipsj.ixsq.nii.ac.jp/records/128903db273b6d-0fe2-4ebc-9fa5-bcb65445cff8
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001335196.pdf (163.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1995-09-20 | |||||
| タイトル | ||||||
| タイトル | NANDゲートのみで論理回路を実現する一手法(MA法) | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | A Method for Realizing Logic Circuits with NAND Gates alone(MA) | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 富山大学 工学部 | ||||||
| 著者所属 | ||||||
| 富山大学 工学部 | ||||||
| 著者所属 | ||||||
| 京セラ(株) | ||||||
| 著者所属 | ||||||
| 富山大学 工学部 | ||||||
| 著者所属 | ||||||
| 富山大学 工学部 | ||||||
| 著者所属 | ||||||
| 富山大学 工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Toyama University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Toyama University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| KYOCERA Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Toyama University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Toyama University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Toyama University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | NANDゲートのみによる論理回路の設計は構造の一様性から集積回路化に適し,重要である.(文献[1])では,一線入力多段NANDゲート回路の一設計法(以下MA法と略)を述べているが,そこでは,関数を積和項表現で与え様々な操作を行っている.今回は,積和項表現の代わりにBDD(二分決定グラフ),あるいは,SBDD(共有二分決定グラフ)を用いて効率化できるところは効率化し,多出力関数も扱えるように,拡張している. | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第51回, 号 ハードウェア, p. 65-66, 発行日 1995-09-20 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
