WEKO3
アイテム
疎結合マルチプロセッサ上での論理回路遅延時間計算の並列化
https://ipsj.ixsq.nii.ac.jp/records/121723
https://ipsj.ixsq.nii.ac.jp/records/121723501e48b3-0ca6-41df-a684-412b86ad53d3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001343411.pdf (197.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1992-02-24 | |||||
| タイトル | ||||||
| タイトル | 疎結合マルチプロセッサ上での論理回路遅延時間計算の並列化 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Paral1e1 Computation of Delays for Logic Circuits | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 富士通株式会社 | ||||||
| 著者所属 | ||||||
| 富士通株式会社 | ||||||
| 著者所属 | ||||||
| 富士通株式会社 | ||||||
| 著者所属 | ||||||
| 富士通株式会社 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU LIMITED | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU LIMITED | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU LIMITED | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU LIMITED | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 我々は並列計算機上のLSI論理設計支援システムco-LODEXの研究開発を行っている。co-LODEXの設計条件に、回路の性能を計る指標の一つである遅延時間がある。設計全体に要する時間に対し、遅延時間計算処理はかなりの割合を占める。そこで、複数の経路の遅延時間計算が並列に行える処理であることに着目し、遅延時間計算の並列化を試みた。実験は、疎結合MIMD方式の並列計算機Multi-PSI上で、並列論理型言語KLIを用いて行った。本稿では、この実験について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第44回, 号 ハードウェア, p. 45-46, 発行日 1992-02-24 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
