リーフセル回路最適化手法

• Item type: Journal(1)
• 公開日: 2002-05-15
• タイトル: リーフセル回路最適化手法
• タイトル / 言語: en
• タイトル: A Circuit Optimization Method for Leaf Cell Design
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：システムLSIの設計技術と設計自動化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: レイアウト設計
• 著者所属: 松下電器産業株式会社半導体先行開発センター
• 著者所属: 松下電器産業株式会社半導体先行開発センター
• 著者所属(英): en
• 著者所属(英): Advanced LSI Technology Development Center, Matsushita Electric Industrial Co., Ltd.
• 著者所属(英): en
• 著者所属(英): Advanced LSI Technology Development Center, Matsushita Electric Industrial Co., Ltd.
• 著者名: 田中, 正和; 福井, 正博
• 著者名(英): Masakazu, Tanaka; Masahiro, Fukui
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: リーフセルの回路最適化において，性能および面積の観点からトランジスタの折り返し段数を最適化する手法について記述する．従来のトランジスタの性能最適化手法では，サイズすなわちゲート幅のみが最適化の対象であり，折り返し段数はレイアウト設計時に性能を考慮せずに決定されていた．一方，本手法では，トランジスタの拡散共有や折り返しが性能および面積に与える影響を推定する手法を利用し，性能最適化の観点からトランジスタサイズだけでなく折り返し段数をも決定する手法について記述する．実験の結果，トランジスタサイズのみを最適化した場合と比較して，ライブラリセルの遅延を最大15%改善できることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a new method to optimize transistor folding and transistor size for leaf cell design. Prior works determine transistor folding without considering the performance. In this method,transistor folding is optimized in account of the performance, using an accurate estimation model for the capacitance of diffusion regions and the layout area considering diffusion sharing or transistor folding. The experimental results for standard cell libraries show15% delay reduction in the best case from conventional methods.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 43, 号 5, p. 1323-1329, 発行日 2002-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764