組込みプロセッサ用分離式BTBのFPGA実装と電力評価

• Item type: SIG Technical Reports(1)
• 公開日: 2014-09-10
• タイトル: 組込みプロセッサ用分離式BTBのFPGA実装と電力評価
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 電力解析と電力評価
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 現在，立命館大学
• 著者所属: 現在，立命館大学
• 著者所属: 現在，立命館大学
• 著者所属: 現在，立命館大学
• 著者所属(英): en
• 著者所属(英): Presently with Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Presently with Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Presently with Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Presently with Ritsumeikan University
• 著者名: 福田, 孝作; 孟, 林; 熊木, 武志; 小倉, 武
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，情報化社会の進化と共に，FPGA を用いたソフトウェアプロセッサが多く存在し，高性能な組込みプロセッサも求められる．分岐予測はプロセッサ性能向上の有効な手段である．しかし，分岐予測ミスの時に，ミスペナルティも生じる．そのため，分岐予測精度の向上が重要な課題となる．分岐予測は，分岐予測器を用いた分岐方向 (Taken，Not-Taken) の予測と，BTB (Branch Target Buffer) を用いた分岐先のアドレスの予測である．BTB 予測ミスの時に，分岐方向が正しく予測されても，継続して命令をフェッチできないため，プロセッサの性能向上に影響する．現在，我々は既存の BTB を条件分岐命令用 BTB と無条件分岐命令用 BTB に分離し，無条件分岐命令用 BTB を CAM(Content Addressable Memory) で実現する方式を提案し，SimpleScalar により性能向上を確認した．本論文では，FPGA を用いて，回路規模及び，電力評価を行い，BTB の最適化を行う．実験結果から，従来の BTB に無条件分岐用 BTB を 128 エントリ追加することにより，3.12 %の性能向上が得られた．更に無条件分岐用 BTB の更新はローテーション法が有効であると分かった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2014-EMB-34, 号 2, p. 1-6, 発行日 2014-09-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会