@techreport{oai:ipsj.ixsq.nii.ac.jp:00103048,
 author = {福田, 孝作 and 孟, 林 and 熊木, 武志 and 小倉, 武},
 issue = {2},
 month = {Sep},
 note = {近年，情報化社会の進化と共に，FPGA を用いたソフトウェアプロセッサが多く存在し，高性能な組込みプロセッサも求められる．分岐予測はプロセッサ性能向上の有効な手段である．しかし，分岐予測ミスの時に，ミスペナルティも生じる．そのため，分岐予測精度の向上が重要な課題となる．分岐予測は，分岐予測器を用いた分岐方向 (Taken，Not-Taken) の予測と，BTB (Branch Target Buffer) を用いた分岐先のアドレスの予測である．BTB 予測ミスの時に，分岐方向が正しく予測されても，継続して命令をフェッチできないため，プロセッサの性能向上に影響する．現在，我々は既存の BTB を条件分岐命令用 BTB と無条件分岐命令用 BTB に分離し，無条件分岐命令用 BTB を CAM(Content Addressable Memory) で実現する方式を提案し，SimpleScalar により性能向上を確認した．本論文では，FPGA を用いて，回路規模及び，電力評価を行い，BTB の最適化を行う．実験結果から，従来の BTB に無条件分岐用 BTB を 128 エントリ追加することにより，3.12 %の性能向上が得られた．更に無条件分岐用 BTB の更新はローテーション法が有効であると分かった．},
 title = {組込みプロセッサ用分離式BTBのFPGA実装と電力評価},
 year = {2014}
}