アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法

• Item type: SIG Technical Reports(1)
• 公開日: 2014-07-21
• タイトル: アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: デバイス技術とアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院
• 著者所属: (株)東芝研究開発センターLSI基盤技術ラボラトリー
• 著者所属: 東京大学大学院
• 著者所属: 東京大学大学院
• 著者所属: (株)東芝研究開発センターLSI基盤技術ラボラトリー
• 著者所属: (株)東芝研究開発センターLSI基盤技術ラボラトリー
• 著者所属: 東京大学大学院
• 著者名: 有間英志; 野口紘希; 中田尚; 三輪忍; 武田進; 藤田忍; 中村宏
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: プロセッサの消費するリーク電力は，半導体の微細化が進むにつれて増大してきた．特にキャッシュのリーク電力は，回路面積が大きいために，プロセッサの消費電力の大部分を占めている．この問題に対処するため，STT-MRAM といった不揮発性メモリをキャッシュに適用する試みが近年なされている．しかし，STT-MRAM で構成されたキャッシュでは，メモリセルのリーク電力は無視できる程小さいが，周辺回路のリーク電力が大きくなるという問題があった．そのため，性能低下を抑えつつこれを削減する様な技術が必要となる．そこで本研究では，STT-MRAM キャッシュの周辺回路に対して，細粒度に電源制御を行う技術を提案する．具体的には，サブアレイ単位の電源制御を行い，各サブアレイに対して一定時間アクセスがなければ，そのサブアレイに対する電源供給を遮断する．また，電力削減効果をさらに増大させるため，各サブアレイに対するアクセスの時空間的な局所性を向上させる技術も提案する．評価の結果，最新の STT-MRAM を適用したラスト・レベル・キャッシュにおいて 80%程度のリーク電力の削減が可能であることが分かった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2014-ARC-211, 号 11, p. 1-6, 発行日 2014-07-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会