テスト応答・テストべクトルオーバラッピングLSI検査法のためのスキャンチェーン線長を考慮したスキャンFFの並べ換え手法

• Item type: Journal(1)
• 公開日: 2007-05-15
• タイトル: テスト応答・テストべクトルオーバラッピングLSI検査法のためのスキャンチェーン線長を考慮したスキャンFFの並べ換え手法
• タイトル / 言語: en
• タイトル: Scan-FF Reordering Method for Reducing LSI Test Application Time Considering Wire Length in Test Response Test Vector Overlapping Testing
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集:システムLSI設計とその技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 設計技術と設計自動化
• 著者所属: 三重大学 現在 ブラザー工業株式会社
• 著者所属: 三重大学
• 著者所属: 三重大学 現在 ソニー株式会社
• 著者所属: 三重大学 現在 株式会社デンソー
• 著者所属: 三重大学
• 著者所属: 三重大学
• 著者所属: 三重大学
• 著者所属(英): en
• 著者所属(英): Mie University,Presently with BROTHER INDUSTRIES, LTD.
• 著者所属(英): en
• 著者所属(英): Mie University
• 著者所属(英): en
• 著者所属(英): Mie University,Presently with SONY CORPORATION
• 著者所属(英): en
• 著者所属(英): Mie University,Presently with DENSO CORPORATION
• 著者所属(英): en
• 著者所属(英): Mie University
• 著者所属(英): en
• 著者所属(英): Mie University
• 著者所属(英): en
• 著者所属(英): Mie University
• 著者名: 京谷, 忠雄; 篠木, 剛; 山田, 宏行; 東海林, 正和; 林, 照峯; 川中, 普晴; 鶴岡, 信治
• 著者名(英): Tadao, Kyotani; Tsuyoshi, Shinogi; Hiroyuki, Yamada; Masakazu, Tokairin; Terumine, Hayashi; Hiroharu, Kawanaka; Shinji, Tsuruoka
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: LSIの大規模化にともない フルスキャンテストの実行時間の増加が問題となっており フルスキャンテストの高速化が望まれている.そのための手法として フルスキャンアーキテクチャのままでハードウェアを新しく追加することなく 高速化する手法が提案されている.これは テスト応答の一部を次のテストベクトルの一部として利用することでスキャンシフト量を削減する手法である.この手法の性能向上のため スキャンチェーン中のFFの並べ換えを利用した手法が提案されているが FFの並べ換えはLSIのレイアウト上の制約からつねに自由に行えるわけではない.本論文では スキャンチェーンの総結線長制約の下でスキャンシフト量を最小化することを目的とした効果的なFFの並ひ?順の決定法を提案する.ISCAS’89の大きい方の回路を用いた実験では 総結線長制約として元のスキャンチェーンの総結線長の2倍を与えた場合 制約なしに自由に並べ換えを行った場合に比べ スキャンシフト量はほぼ同等程度で スキャンチェーンの総結線長は1桁短縮されるという結果を得た.
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Researches for reducing the manufacturing testing cost of full-scanned LSI circuits are actively carried out. A method to reduce the test application time needed in full-scan testing without any additional LSI hardware cost has been proposed. The basic idea is utilizing a part of the current test response on the scan chain as a part of the next test vector so as to reduce the shift amount. However, their method relies on scan chain FF reordering. The unrestricted reordering is not always applicable owing to the area overhead of stitching wires for connecting flip-flops to form the scan chain. In this paper, we propose a method of restricted scan chain FF reordering for reducing the scan shift amount further under constraint of the wiring length of the scan chain. In each of the three largest ISCAS’89 circuits, the total wiring length of the scan chain obtained by the restricted reordering gets an order of magnitude shorter than by the unrestricted reordering, while the difference of the scan shift amounts by these two reordering methods is very small.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 48, 号 5, p. 1906-1917, 発行日 2007-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764