WEKO3
アイテム
3次元FPGAアレイ “Vocalise” の通信方式
https://ipsj.ixsq.nii.ac.jp/records/98131
https://ipsj.ixsq.nii.ac.jp/records/98131169dc31b-907b-493b-ab4a-7e7022c9f598
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-01-21 | |||||||
タイトル | ||||||||
タイトル | 3次元FPGAアレイ “Vocalise” の通信方式 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A 3D FPGA-Array "Vocalise" and its communication system | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | FPGA応用 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学府 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
著者名 |
集, 祐介
× 集, 祐介
|
|||||||
著者名(英) |
Yusuke, Atsumari
× Yusuke, Atsumari
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 400万システムゲート規模の FPGA を搭載し 3 次元方向に外部入出力端子を有す 10cm 角のカードを作成し,その基本動作は確認済みである.このカードを 3 次元アレイ状に接続したHigh Performance Computing (HPC) システム Virtual Object by Configurable Array of Little Scalable Engine (Vocalise) を構築している.本報告では,この HPC システムの通信,制御,コンフィギュレーション手法について述べる.また,システム内部のカード間通信手法を提案・実装し,その有用性を示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We have developed a 10cm square card with a three-dimensional I/O that installed a 4 million system gate scale FPGA and have already confirmed its basic operation. We are building a High Performance Computing (HPC) system constituted by connecting the card in the shape of a three-dimensional array. We called that HPC system as a Virtual Object by Configurable Array of Little Scalable Engine (Vocalise). In this report, the communication, control and configuration of this HPC system is described. In addition, we propose and implement card-to-card communication methods within this system, and show its usefulness. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2014-SLDM-164, 号 14, p. 1-6, 発行日 2014-01-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |