共有型マルチ FPGA システムに向けた動的再配置手法と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2013-11-20
• タイトル: 共有型マルチ FPGA システムに向けた動的再配置手法と評価
• タイトル / 言語: en
• タイトル: A Method and Evaluation of Dynamic Relocation for Shared Multi-FPGA System
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システムと設計技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 曰本電信電話株式会社マイクロシステムインテグレーション研究所
• 著者所属: 曰本電信電話株式会社マイクロシステムインテグレーション研究所
• 著者所属: 曰本電信電話株式会社マイクロシステムインテグレーション研究所
• 著者所属: 曰本電信電話株式会社マイクロシステムインテグレーション研究所
• 著者所属: 曰本電信電話株式会社マイクロシステムインテグレーション研究所
• 著者所属(英): en
• 著者所属(英): NTT Microsystem Integration Laboratories
• 著者所属(英): en
• 著者所属(英): NTT Microsystem Integration Laboratories
• 著者所属(英): en
• 著者所属(英): NTT Microsystem Integration Laboratories
• 著者所属(英): en
• 著者所属(英): NTT Microsystem Integration Laboratories
• 著者所属(英): en
• 著者所属(英): NTT Microsystem Integration Laboratories
• 著者名: 右近, 祐太; 大塚, 卓哉; 青木, 孝; 関原, 悠介; 宮崎, 昭彦
• 著者名(英): Yuta, Ukon; Takuya, Otsuka; Takashi, Aoki; Yusuke, Sekihara; Akihiko, Miyazaki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，ビッグデータの解析や画像処理などといった高負荷なサービスをデータセンタ等で集約的に行うことが期待されており，システム負荷を低減するためにハードウェアアクセラレータの必要性が高まっている．だが，既存のハードウェアアクセラレータの多くは処理内容が固定ざれ処理ごとに使い分ける必要があることから，様々なアプリケーションを実行するシステムでは多数のアクセラレータを用意しなければならない．そこで，我々は柔軟に処理内容を変更することができ，かつ高速な処理が実現できる FPGA を用いたアクセラレータに注目し，アプリケーションの種類や量の変動に対応した共有型マルチ FPGA システムを試作して画像処理などに応用してきた．しかし，このシステムには資源の断片化によりシステムの利用効率が低下する問題がある．本研究ではこの問題を解決するために，ソフトウェアのメモリ管理によく使われるガベージコレクションをこのシステムに応用した手法を提案する．本稿ではシミュレーションを用いて需要予測に基づくアプリケーションの事前実装のみを行った場合と，この手法と提案手法を組み合わせて実行した場合でアプリケーションの追加に失敗する確率を評価し，失敗確率がシステム上で動作するアプリケーションの平均数に応じて 3.1％～11.2％ 改善することを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, it is expected to provide high-load services such as analysis of big data or image processing in a data center, and it becomes important for a hardware accelerator to help the software. A conventional hard ware accelerator is usually dedicated to a single application. Therefore, it is necessary to prepare many hardware accelerators for a system which provides a variety of services. We focus on a FPGA accelerator which has flexibility and high performance, and have proposed a Shared Multi-FPGA System for image processing. In this paper, we propose a Hardware Garbage Collection(HGC) algorithm for a Shared Multi-FPGA System. The algorithm can improve system resource efficiency. In experiments, HGC algorithm and a algorithm based on demand forecast are examined in terms of probability of failure to add applications. As a result, by using the conventional method and the proposed method, we show that probability of failure to add applications is improved by 3.1%～11.2%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2013-SLDM-163, 号 50, p. 1-6, 発行日 2013-11-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会