@article{oai:ipsj.ixsq.nii.ac.jp:00095761,
 author = {橋本, 高志良 and 堀場, 匠一朗 and 江藤, 正通 and 津邑, 公暁 and 松尾, 啓志 and Koshiro, Hashimoto and Shoichiro, Horiba and Masamichi, Eto and Tomoaki, Tsumura and Hiroshi, Matsuo},
 issue = {4},
 journal = {情報処理学会論文誌コンピューティングシステム（ACS）},
 month = {Oct},
 note = {マルチコア環境では，一般的にロックを用いて共有変数へのアクセスを調停する．しかし，ロックには並列性の低下やデッドロックの発生などの問題があるため，これに代わる並行性制御機構としてトランザクショナル・メモリが提案されている．この機構においては，アクセス競合が発生しない限りトランザクションが投機的に実行されるため，一般にロックよりも並列性が向上する．しかし，Read-after-Readアクセスが発生した際に投機実行を継続した場合，その後に発生するストールが完全に無駄となる場合がある．本稿では，このような問題を引き起こすRead-after-Readアクセスを検出し，それに関与するトランザクションをあえて逐次実行することで，全体性能を向上させる手法を提案する．シミュレーションによる評価の結果，提案手法により16スレッド並列実行時において最大53.6%，平均15.6%の高速化が得られることを確認した．, Lock-based thread synchronization techniques are commonly used in parallel programming on multi-core processors. However, lock can cause deadlocks and poor scalabilities. Hence, Transactional Memory (TM) has been proposed and studied for lock-free synchronization. On TM, transactions are executed speculatively unless a memory access conflict is caused, hence the performance of TM is generally better than that of lock. However, if speculative execution is continued when a Read-after-Read (RaR) access occurs, following stalls can be wasted. In this paper, we propose an effective thread scheduling by controlling some RaR accesses. On our proposal, when a RaR access to some particular address is detected between some transactions, the execution of those transactions is serialized. The result of the experiment shows that proposed method improves the performance 53.6% in maximum and 15.6% in average.},
 pages = {58--71},
 title = {Read-after-Readアクセスの制御によるハードウェアトランザクショナルメモリの高速化},
 volume = {6},
 year = {2013}
}