@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00095464,
 author = {渡邊, 大輔 and 加藤, 佑典 and 中條, 拓伯 and Daisuke, Watanabe and Yusuke, Kato and Hironori, Nakajo},
 book = {組込みシステムシンポジウム2013論文集},
 month = {Oct},
 note = {FPGAにて大規模回路を実行する際の問題として，搭載可能な回路規模やロジックセルの使用率増加による動作周波数の低下という点がある．これらの問題に関して，分割した回路を複数のFPGA上で実行することで，問題点の改善が図られている．今回，複数のFPGAへ搭載した回路間の信号情報の送受信に関して注目し，FPGA間の通信に関するプロトコルとして，ハードウェア拡張プロトコルの提案を行う．, FPGA has limitation of loading circuit scale,such as capacity and decreasing clock frequency from increasing number of logic cell. Therefore, improving this problem by partitioning the circuit on FPGA. In this paper we focused on communicating with circuit and proposed Hardware Extension Protocol which is available on multiple connection between FPGA.},
 pages = {166--167},
 publisher = {情報処理学会},
 title = {スケーラブル回路分割機構のためのハードウェア拡張プロトコルの実装},
 volume = {2013},
 year = {2013}
}