@techreport{oai:ipsj.ixsq.nii.ac.jp:00090682,
 author = {本村, 哲朗 and 近藤, 雄樹 and 山田, 哲也 and 高田, 雅士 and 仁藤, 拓実 and 野尻, 徹 and 十山, 圭介 and 斎藤, 靖彦 and 西, 博史 and 佐藤, 未来子 and 並木, 美太郎 and Tetsuro, Honmura and Yuki, Kondoh and Tetsuya, Yamada and Masashi, Takada and Takumi, Nitoh and Tohru, Nojiri and Keisuke, Toyama, and Yasuhiko, Saitoh and Hirofumi, Nishi and Mikiko, Satoh and Mitaro, Namiki},
 issue = {28},
 month = {Mar},
 note = {今日の組込みシステムは，リアルタイム制御と情報処理のような独立の複数の機能を扱う必要があり，マルチコア上への搭載が有効である．この時，リソース保護のため，仮想化の一技術であるリソースパーティショニングが必要となる．我々は，リアルタイム性の実現に向けリソースパーティショニングのオーバヘッドを削減する，ハードウェア支援技術ExVisor/XVSを開発した．その主要技術は物理アドレス管理モジュールPAM*で，組込みシステムのメモリ利用方法の特徴を活かした階層のないページテーブルによるダイレクトなアドレス変換で高速化を図る．RTLシミュレーションとFPGA実装で評価を行った結果，シングルコアと比較してリソースアクセス時のオーバヘッドは高々5.6％であることを確認した．*PAM : Physical Address Management module, Today's embedded systems require multiple functions such as real-time control and information technology and integrating these functions on a multi-core processor is one effective solution. However, this increases overhead as it is necessary to partition resources in this approach to protect them. We developed hardware support called ExVisor/XVS to reduce the overhead of partitioning resources to achieve real-time characteristics. This features a physical address management module (PAM) that uses direct address translation by using a single level page table based on an embedded system's memory usage. We evaluated the overhead in a virtual machine's (VM) resource access through register transfer level (RTL) simulation and implementation on a field-programmable gate array (FPGA), and it was only less than 5.6% compared with the resource access time by a single core processor.},
 title = {リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発},
 year = {2013}
}