@techreport{oai:ipsj.ixsq.nii.ac.jp:00090671,
 author = {中村, 駿介 and 青木, 康平 and 内田, 充哉 and 谷口, 一徹 and 冨山, 宏之 and 福井, 正博 and Shunsuke, Nakamura and Kohei, Aoki and Mitsuya, Uchida and Ittetsu, Taniguchi and Hiroyuki, Tomiyama and Masahiro, Fukui},
 issue = {17},
 month = {Mar},
 note = {本研究では，組込み向けVLIW (Very Long Instruction-set Word)型プロセッサを対象とした細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法を提案する．提案手法では，アプリケーションやアーキテクチャ，パワーゲーティングに関する諸条件から粗い消費エネルギー推定式を構築する．評価実験より，提案する粗い消費エネルギー推定値は実際の消費エネルギーと非常に高い相関があり，消費エネルギー推定に有望であることが確認できた．, This paper proposes a basic-block level energy estimation method for fine-grained power-gated VLIW (Very Long Instruction-set Word) data-path. Energy consumption of VLIW data-path is usually performed with instruction scheduling. This paper proposes a new metric for rough energy estimation taking into account power gating effect. Proposed metric is constructed by application, architecture parameters, and power gating parameters. Experimental results show that proposed metric correlates highly with energy consumption considering power gating.},
 title = {細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法},
 year = {2013}
}