SMYLE OpenCLデバイスにおける並列プログラミングモデルの実現と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2013-02-21
• タイトル: SMYLE OpenCLデバイスにおける並列プログラミングモデルの実現と評価
• タイトル / 言語: en
• タイトル: Implementation and Evaluation of Parallel Programming Model On Device Cores in SMYLE OpenCL
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: マルチコア・メニーコアとスケジューリング
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 立命館大学総合科学技術研究機構
• 著者所属: 立命館大学総合科学技術研究機構
• 著者所属: 立命館大学理工学部
• 著者所属(英): en
• 著者所属(英): Research Organization of Science and Technology, Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Research Organization of Science and Technology, Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): College of Science and Engineering, Ritsumeikan University
• 著者名: 江谷, 典子; 稗田, 拓路; 冨山, 宏之
• 著者名(英): Noriko, Etani; Takuji, Hieda; Hiroyuki, Tomiyama
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 組込みシステム向けの高性能かつ低消費電力なメニーコアシステムの実現を目指して，1)組込みシステムを意識した効率的な超並列処理の実現，2)大幅な動作時消費電力の削減，3)ソフトウェアの生産性の向上，を重要な課題として捉えて，ヘテロジニアス並列コンピューティング環境を実現するために，Khronosグループによって標準化が進められてOpenCL(Open Computing Language)環境の構築に取り組んでいる．本開発では，独立行政法人新エネルギー・産業技術総合開発機構(NEDO)のプログラム『極低電力回路・システム技術開発（グリーンITプロジェクト）』の中で，組込みシステム向けメニーコアアーキテクチャを実現することを目指した『低消費電力メニーコア用アーキテクチャとコンパイラ技術』プロジェクトの研究により開発されたFPGAを用いたメニーコアアーキテクチャSMYLErefの評価環境を用いて，OpenCLが提供している「データ並列プログラミングモデル」と「タスク並列プログラミングモデル」を実現する．本稿では，組込みシステム向けメニーコア用SMYLE OpenCLデバイスにおける並列プログラミングモデルの実現方法を述べ，従来の逐次処理や並列処理の処理速度と比較するために，並列ベンチマークテストの評価結果を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In order to realize the embedded many-core system which performs high-speed and low-power, 1) realizing efficient massive parallel processing for embedded system, 2) reducing the large electricity consumption, 3) enhancing the software productivity are the important research themes. So, a platform for OpenCL, which standardization is promoted by Khronos Group, has been developed in order to build a heterogeneous parallel computing environment. In a program of “Extremely Low-power Circuits and Systems (Green IT Project)” sponsored by New Energy and Industrial Technology Development Organization (NEDO), a platform on FPGA in order to evaluate SMYLEref architecture for many-core processor was developed as result of the research by a project of "many-core architecture for low energy consumption and its compiler technology". On this evaluation platform, "data parallel programming model" and "task parallel programming model" provided by OpenCL are implemented on device cores for SMYLE OpenCL. This paper describes a design and its implementation of parallel programming model on SMYLE OpenCL devices, and shows an evaluation result of the parallel benchmark test compared with conventional sequential processing and parallel computation with thread code.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10444176
• 書誌情報: 研究報告システムソフトウェアとオペレーティング・システム（OS）; 巻 2013-OS-124, 号 1, p. 1-8, 発行日 2013-02-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会