WEKO3
アイテム
プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化
https://ipsj.ixsq.nii.ac.jp/records/86948
https://ipsj.ixsq.nii.ac.jp/records/86948cf709fbf-ac7c-43ec-a750-fdd38f9d10a6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM12158017.pdf (633.1 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2012 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-11-19 | |||||||
| タイトル | ||||||||
| タイトル | プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An ILP Formulation of Placement and Routing for PLDs | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 最適化 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者名 |
西山, 大樹
× 西山, 大樹
|
|||||||
| 著者名(英) |
Hiroki, Nishiyama
× Hiroki, Nishiyama
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿ではプログラマブル論理デバイスを対象としたテクノロジマッピングおよび配置配線問題を整数計画問題として定式化し，整数計画ソルバを用いて厳密解を導出する手法を検討鬘する． FPGA などのプログラマブル論理デバイスへの回路マッピングに必要な，テクノロジマッピング，配置設計および配線設計には，一般的にそれぞれ発見的手法が用いられ，様々な手法が研究されている．これらの発見的手法は実用時間内に高品質な解を得ることを目的として用いられるが，求まる解が高品質である保証はないまた，設計工程が分かれていることも解の品質に影響を与えているそこで設計全体での厳密解を基準とした評価ができれば発見的手法の開発の手助けとなる．実験の結果，小規模な回路を対象に厳密な最適設計が得られることを確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we formulate the simultaneous technology mapping, placement and routing problem for programmable logic devices (PLDs) as an integer liner programming (ILP) problem, and obtain the exact optimal solutions using an ILP solver. Each of technology mapping, placement and routing for PLDs (e.g., FPGA) usually employs a heuristic method to obtain a good solution within a practical time, and a lot of heuristic methods have been being studied. However, there is no guarantee that they find a good solution. Furthermore, division of circuit design process affects the quality of the final solution. Thus, it is expected that exact optimal solutions of circuit design help the development of a heuristic method. Experimental results showed that exact optimal solutions can be obtained for small circuits. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2012-SLDM-158, 号 17, p. 1-6, 発行日 2012-11-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
