WEKO3
アイテム
ヘテロジニアスマルチプロセッサ環境を対象としたAMBAバスフレームワークの設計と評価
https://ipsj.ixsq.nii.ac.jp/records/83279
https://ipsj.ixsq.nii.ac.jp/records/83279a02a0baa-4bc7-47d6-8545-32dc91b3b765
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2012-07-25 | |||||||
タイトル | ||||||||
タイトル | ヘテロジニアスマルチプロセッサ環境を対象としたAMBAバスフレームワークの設計と評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Improvement of AMBA Bus Frame-work for Heterogeneos Multi-processor | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 通信 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
三重大学大学院工学研究科情報工学専攻 | ||||||||
著者所属 | ||||||||
三重大学大学院工学研究科情報工学専攻 | ||||||||
著者所属 | ||||||||
三重大学大学院工学研究科情報工学専攻 | ||||||||
著者所属 | ||||||||
三重大学大学院工学研究科情報工学専攻 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Engineering, Mie University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Engineering, Mie University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Engineering, Mie University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Engineering, Mie University | ||||||||
著者名 |
瀬戸, 勇介
× 瀬戸, 勇介
|
|||||||
著者名(英) |
Yusuke, Seto
× Yusuke, Seto
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年,多様なプログラムをより効率的に実行するための手段として,構成の異なるスーパースカラコアを用いたヘテロジニアスマルチコアプロセッサが注目されている.しかし,各コアの構成及びキャッシュ仕様等の組み合わせの膨大さや設計・検証にかかる時間が実用の面で大きな障害となっている.この問題を解決するために,任意の構成のスーパースカラコアを自動生成するツールとして FabScalar が提案されているが,現状ではマルチコア構成に対応していない.そこで我々は,この FabScalar のマルチコア構成への適用を行うことで,多様なヘテロジニアスマルチコア環境を自動生成するツールセットの実現を目指す.本稿では,その上で必要となる柔軟なバス設計の実現のため,AMBA バスの自動生成機構の提案と実装を行った.評価結果により,現実的な回路面積でヘテロジニアス構成を対象としたバスフレームワークが実現されていることが確認出来た. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The demand of heterogeneous multi-core processors is increasing in an area of the computer architecture. FabScalar is automatic generation tool for superscalar cores. This tool-set contributes to the construction and verification of heterogeneous systems. But, FabScalar does not have mechanism to generate cache systems and bus systems, which are necessary for multi-core architecture. In this paper, we propose and design a tool to automatically generate bus frame-work for heterogeneous environment. Our verification shows that the bus system generated by the proposed frame-work works correctly. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
研究報告計算機アーキテクチャ(ARC) 巻 2012-ARC-201, 号 27, p. 1-7, 発行日 2012-07-25 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |