WEKO3
アイテム
予測を用いたNoC向け混雑回避機構
https://ipsj.ixsq.nii.ac.jp/records/82480
https://ipsj.ixsq.nii.ac.jp/records/82480d5671ccd-1de8-48d5-9e6a-b991c48c4f35
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
|
|
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-05-29 | |||||||
| タイトル | ||||||||
| タイトル | 予測を用いたNoC向け混雑回避機構 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Prediction-based Congestion Avoidance Scheme for NoCs | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | [相互結合網] 相互結合網 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者名 |
谷口, 将一
松谷, 宏紀
山崎, 信行
× 谷口, 将一 松谷, 宏紀 山崎, 信行
|
|||||||
| 著者名(英) |
Masakazu, Taniguchi
Hiroki, Matsutani
Nobuyuki, Yamasaki
× Masakazu, Taniguchi Hiroki, Matsutani Nobuyuki, Yamasaki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | メニーコアプロセッサにおいては,スケーラビリティの高い通信網としてNetwork-on-Chip(NoC)が広範囲に利用されている.NoCではハードウェアコストを抑えるため,単純な固定型ルーティングアルゴリズムがよく用いられる.しかし,トラフィックパターンに偏りがあると固定型ルーティングは混雑を回避することができず,ネットワークの性能が低下しやすい.本論文では,周辺の混雑を予測することでネットワーク性能を向上させることができる低コストなオンチップルータを提案する.提案ルータは現在と未来の両方の混雑情報をルータ間で互いに交換し合う.受信した混雑情報と自身がローカルに持っている混雑情報から,周辺の混雑情報を生成することで,混雑を予測し回避する.シミュレーションによる評価の結果,提案ルータは,近傍もしくは広域の混雑情報を用いて混雑を回避する既存の手法より,スループットとレイテンシを改善することができた.RTLによる実装と論理合成を行ったところ,提案ルータの面積オーバヘッドはたかだか5.1%であり,各ルータポートごとの配線のオーバヘッドはたかだか3本であった. | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Network-on-Chips (NoCs) have been widely used as scalable interconnection networks for many-core processors. Although NoCs typically employ simple deterministic routing algorithms to reduce the hardware complexity, such deterministic algorithms cannot avoid traffic congestion when traffic patterns have localities, resulting in a lower network performance. In this paper, we propose an on-chip router with Predictor for Regional Congestion (PRC) in order to improve the network throughput with modest hardware overhead. The proposed routers exchange their past and predicted future congestion information with each other. They synthesize their regional congestion information based on the local and received information in order to predict and avoid congestion. The simulation results show that the proposed routers improve the throughput and the latency compared to congestion-aware routers that exploit local or global congestion information. The RTL design of the proposed router shows that the area overhead is only 5.1% and additional wires for each router port is only three. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11833852 | |||||||
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム(ACS) 巻 5, 号 3, p. 112-123, 発行日 2012-05-29 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7829 | |||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||