{"updated":"2025-01-21T19:24:05.905476+00:00","metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00081333","sets":["1164:1579:6652:6730"]},"path":["6730"],"owner":"10","recid":"81333","title":["マルチコア・プロセッサ向けのヘルパースレッドによるキャッシュ制御支援手法の検討"],"pubdate":{"attribute_name":"公開日","attribute_value":"2012-03-20"},"_buckets":{"deposit":"4666858b-e248-41df-a5d2-db9f9567208b"},"_deposit":{"id":"81333","pid":{"type":"depid","value":"81333","revision_id":0},"owners":[10],"status":"published","created_by":10},"item_title":"マルチコア・プロセッサ向けのヘルパースレッドによるキャッシュ制御支援手法の検討","author_link":["0"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"マルチコア・プロセッサ向けのヘルパースレッドによるキャッシュ制御支援手法の検討"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"メモリとキャッシュ","subitem_subject_scheme":"Other"}]},"item_type_id":"4","publish_date":"2012-03-20","item_4_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"電気通信大学大学院情報システム学研究科"},{"subitem_text_value":"電気通信大学大学院情報システム学研究科"},{"subitem_text_value":"電気通信大学大学院情報システム学研究科"},{"subitem_text_value":"電気通信大学大学院情報システム学研究科"},{"subitem_text_value":"電気通信大学大学院情報システム学研究科"}]},"item_4_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"Graduate School of Information Systems, The University of Electro-Communications","subitem_text_language":"en"},{"subitem_text_value":"Graduate School of Information Systems, The University of Electro-Communications","subitem_text_language":"en"},{"subitem_text_value":"Graduate School of Information Systems, The University of Electro-Communications","subitem_text_language":"en"},{"subitem_text_value":"Graduate School of Information Systems, The University of Electro-Communications","subitem_text_language":"en"},{"subitem_text_value":"Graduate School of Information Systems, The University of Electro-Communications","subitem_text_language":"en"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/81333/files/IPSJ-ARC12199013.pdf"},"date":[{"dateType":"Available","dateValue":"2014-03-20"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-ARC12199013.pdf","filesize":[{"value":"541.3 kB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"16"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"e0dedf26-019a-4338-afd2-4346857dae5e","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 2012 by the Information Processing Society of Japan"}]},"item_4_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"橋本崇浩"},{"creatorName":"井上功一"},{"creatorName":"近藤正章"},{"creatorName":"平澤将一"},{"creatorName":"本多弘樹"}],"nameIdentifiers":[{}]}]},"item_4_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN10096105","subitem_source_identifier_type":"NCID"}]},"item_4_textarea_12":{"attribute_name":"Notice","attribute_value_mlt":[{"subitem_textarea_value":"SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc."}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_18gh","resourcetype":"technical report"}]},"item_4_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"近年 1 チップ上に複数のコアを搭載するマルチコア・プロセッサ構成を用いることが主流となっている．今後もコア数は増加すると予想されるが，現在では多くのコアを活用できるような並列プログラムは限られており，増加するコアを有効利用することは重要な課題である．また，それらマルチコア・プロセッサでは，キャッシュメモリの有効利用という観点から共有キャッシュメモリを実装することが多い．しかし，他のスレッドとのアクセスパターンやアクセス間隔などの違いから，再利用性の高いデータがキャッシュから追い出さてしまうキャッシュ競合が問題となることがある．そこで本研究では，共有キャッシュの置換制御の補助を行う専用スレッドをヘルパースレッドとして遊休コア上で動作させ，キャッシュの競合を緩和させることで性能向上を図る手法を検討する．ヘルパースレッドは，他コアで動作するスレッドのキャッシュミスの情報を取得してデータの再利用性を予測しつつ，再利用性の低いデータを次に当該セットでキャッシュミスが生じた際にキャッシュから追い出され易くなるよう制御することで競合の緩和を狙う．本手法の評価を行った結果，共有キャッシュにおける競合頻度が高い場合，提案手法によって性能を向上させることが可能であることを確認した．一方で，現状ではソフトウェアによる処理がキャッシュミスイベントの発生頻度に追いつかず，性能向上率は高くないことがわかった．","subitem_description_type":"Other"}]},"item_4_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"8","bibliographic_titles":[{"bibliographic_title":"研究報告計算機アーキテクチャ（ARC）"}],"bibliographicPageStart":"1","bibliographicIssueDates":{"bibliographicIssueDate":"2012-03-20","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"13","bibliographicVolumeNumber":"2012-ARC-199"}]},"relation_version_is_last":true,"weko_creator_id":"10"},"created":"2025-01-18T23:35:35.003595+00:00","id":81333,"links":{}}