WEKO3
アイテム
WEBアプリに用いるFPGA用IP：TCP/IP回路
https://ipsj.ixsq.nii.ac.jp/records/80267
https://ipsj.ixsq.nii.ac.jp/records/8026776822768-0170-4e86-a342-5b6efea76004
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM12154001.pdf (870.7 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2011 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-01-18 | |||||||
| タイトル | ||||||||
| タイトル | WEBアプリに用いるFPGA用IP：TCP/IP回路 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Hardware TCP/IP Stack FPGA IP Core for Accelerating WEB Applications | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | FPGA応用 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学研究院先端電気電子部門 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学研究院先端電気電子部門 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学研究院先端電気電子部門 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学研究院先端電気電子部門 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Institute of Engineering, Tokyo Univ. of Agriculture and Technology, Japan | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Institute of Engineering, Tokyo Univ. of Agriculture and Technology, Japan | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Institute of Engineering, Tokyo Univ. of Agriculture and Technology, Japan | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Institute of Engineering, Tokyo Univ. of Agriculture and Technology, Japan | ||||||||
| 著者名 |
藤田, 琴子
ベルグシュタイン, ナダヴ
田向, 権
関根, 優年
× 藤田, 琴子 ベルグシュタイン, ナダヴ 田向, 権 関根, 優年
|
|||||||
| 著者名(英) |
Kotoko, Fujita
Nadav, Bergstein
Hakaru, Tamukoh
Masatoshi, Sekine
× Kotoko, Fujita Nadav, Bergstein Hakaru, Tamukoh Masatoshi, Sekine
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | インターネット接続機能を有する組込みアプリケーションでは TCP/IP の実装が不可欠である．しかしながら，組込み CPU を用いたソフトウェア実装は性能面で問題があり，専用LSI による実現は柔軟性に欠ける．そこで本論文では，FPGA TCP/IP スタックを提案する．TCP/IP をハードウェア化し，WEB ハード・ソフトアプリと直結して動作させる．先行研究に加え，ICMP と TCP のオプションであるMSS，ウィンドウスケール，タイムスタ ンプを実装した．低スペック CPU 搭載端末での動作実験で理論値 100Mbps に対して約 95Mbps の実効性能を得た．また，動画像圧縮伸張回路と組合わせた WEB ストリーミングのデモンストレーションを行ったところ，CPU 使用率ほぼ 0 パーセントで VGA フルカラー画像を約 20fps で処理できた．類似の機能を持つソフトウェアに対して約 30 倍の処理速度を達成した． |
|||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The implementation of TCP/IP is required for various embedded applications to connect into the Internet. However, software implementation with embedded CPU lacks the performance of processing speed and ASIC implementation is less in flexibility. In this paper, we propose an FPGA TCP/IP Stack. The hardware implementation of TCP/IP is directly connected to WEB application. In addition to previous works, we implement ICMP and TCP option including MSS, Window Scale and TimeStamp. Experimental results show that the proposed FPGA TCP/IP Stack achieves 95 Mbps actual performance, while the theoretical performance is 100 Mbps. Moreover, a WEB streaming demonstration system, which is constructed with the FPGA TCP/IP Stack and a circuit of video compression and extension, proceses the image (VGA Full color) about 20fps and achieves 30 times improvement in calculation speed over the existing similar software implementation. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2012-SLDM-154, 号 1, p. 1-6, 発行日 2012-01-18 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
