WEKO3
アイテム
ハードウェア同期機構を用いた省電力MPIの実装と評価
https://ipsj.ixsq.nii.ac.jp/records/79272
https://ipsj.ixsq.nii.ac.jp/records/792728bb2eeb1-e282-4ec2-ad25-1d02338a89e1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC11197007.pdf (269.9 kB)
|
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2011-11-21 | |||||||
| タイトル | ||||||||
| タイトル | ハードウェア同期機構を用いた省電力MPIの実装と評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Low Energy Consumption MPI Using Hardware Synchronization | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 通信 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 理研計算科学研究機構 | ||||||||
| 著者所属 | ||||||||
| 理研計算科学研究機構 | ||||||||
| 著者所属 | ||||||||
| 農工大 | ||||||||
| 著者所属 | ||||||||
| 近畿大学 | ||||||||
| 著者所属 | ||||||||
| 理研計算科学研究機構／東京大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RIKEN AICS | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RIKEN AICS | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kinki University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RIKEN AICS / The Univercity of Tokyo | ||||||||
| 著者名 |
堀, 敦史
亀山, 豊久
並木, 美太郎
辻田, 祐一
石川, 裕
× 堀, 敦史 亀山, 豊久 並木, 美太郎 辻田, 祐一 石川, 裕
|
|||||||
| 著者名(英) |
Atsushi, Hori
Toyohisa, Kameyama
Mitarou, Namiki
Yuichi, Tsujita
Yutaka, Ishikawa
× Atsushi, Hori Toyohisa, Kameyama Mitarou, Namiki Yuichi, Tsujita Yutaka, Ishikawa
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | コンピュータの省電力化は、現在のそして将来のスーパーコンピュータを実現するための壁として知られると同時に注目を集めている。これまで並列アプリケーションでは、ユーザレベル通信が高性能な通信を実現する手法として広く使われている。そこでは受信メッセージをポーリングで待つために、電力が無駄に消費されてしまう。本論文では、良く知られた 2 フェーズの待ちの技法を、メッセージの待ちに適用する方式を提案する。この提案手法は、1) スピンループとブロッキングシステムコールの組み合わせ、2) スピンループと x86 の monitor/mwait 同期命令を用いた組み合わせ、の 2 種類で実装された。この提案手法は、これまでに提案されている CPU の DVFS を用いた省電力化の手法と異なり、アプリケーションの性能を損なわずに省電力化が可能になる。評価結果から、NAS 並列ベンチマークの FT では計算ノード全体の消費電力を 3% 削減することができた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The power wall of current and future supercomputer is gathering attentions. The technique of user-level communication to achieve high communication performance is widely used by parallel applications, and processes are spinning-wait for the incoming messages. This spinning loop in the absence of incoming messages is simply wasting energy and thus increase the power consumption of a parallel computer. In this paper, it is proposed to decrease the power used for the waiting loop by applying the well-known two-phase synchronization technique. This technique is implemented in two ways; 1) combination of spin-loop and blocking system call, and 2) combination of spin-loop and using the x86 monitor/mwait synchronization instructions which put computational core into a low-power mode. Unlike the techniques using the DVFS function of CPU, our proposed technique does not sacrifice application performance but can save energy. Evaluations show that more than 3% total system power can be saved with the FT application of NAS parallel benchmarks. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2011-ARC-197, 号 7, p. 1-7, 発行日 2011-11-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
