MBAFFおよびフィールド・ピクチャ構造対応Ｈ.264フルHD60i二倍速エンコーダIP

• Item type: SIG Technical Reports(1)
• 公開日: 2011-10-17
• タイトル: MBAFFおよびフィールド・ピクチャ構造対応Ｈ.264フルHD60i二倍速エンコーダIP
• タイトル / 言語: en
• タイトル: An H.264 Full HD 60i Double Speed Encoder IP Supporting Both MBAFF and Field-Pic Structure
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社,半導体研究開発センター，ロジックLSI事業部
• 著者所属: 株式会社東芝研究開発センター
• 著者所属: 株式会社東芝セミコンダクター＆ストレージ社半導体研究開発センター
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development and Logic LSI Division, Semiconductor & Storage Products Company, Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Research & Development Center Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Center for Semiconductor Research & Development Semiconductor & Storage Products Company, Toshiba Corporation
• 著者名: 森谷, 章; 松井, 一; 小川, 貴也; 望月, 厚志; 小玉, 翔; 狩野, 和代; 中山, 啓満; 古藤, 晋一郎; 石渡, 俊一
• 著者名(英): Akira, Moriya; Hajime, Matsui; Takaya, Ogawa; Atsushi, Mochizuki; Sho, Kodama; Kazuyo, Kanou; Hiromitsu, Nakayama; Shinichiro, Koto; Shunichi, Ishiwata
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 今日、マルチメディアシステムや H.264 で符号化する多くの場合において、HD画像が幅広<使われている。しかしながら、H.264 の符号化処理では多くの計算やメモリアクセスを必要とするため、高性能な H.264 エンコーダを開発することは未だ困難である。本論文では、H.264 エンコーダの一例について述べる。本エンコーダは、フル HD 60i の画像を二倍速で符号化でき、インターレース画像における符号化ツールとして MBAFF とフィールド゜ピクチヤ構造をサポートしている。また、MBAFF を考慮した上でのパイプライン設計と階層型動き探索手法により、メモリバンド幅を削減している。本エンコーダは、6511nm CMOS テクノロジで 1637K の論理ゲート数と 336.5KB の on-chip SRAM で構成されている。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: HD video sequences are widely used in today's multimedia systems and many of these are encoded with H.264 codec. However, it is still challenging to develop a high-performance H.264 encoder because the H.264 encoding process needs a large amount of computations and memory accesses. In this paper, a novel H.264 encoder is described. This encoder can encode video sequences of full HD 60i at double speed. Both MBAFF and Field-Pic structure are supported as coding tool for interlaced video sequences. The memory bandwidths are reduced by using a hierarchical motion estimation method and a pipeline configuration with consideration of MBAFF. The encoder is implemented with 1637K logic gates and 336.5KB on-chip SRAM in the 65nm CMOS technology.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2011-SLDM-152, 号 5, p. 1-6, 発行日 2011-10-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会