@techreport{oai:ipsj.ixsq.nii.ac.jp:00075391,
 author = {岡, 慶太郎 and 福本, 尚人 and 井上, 弘士 and 村上, 和彰 and Keitarou, Oka and Naoto, Fukumoto and Koji, Inoue and Kazuaki, Murakami},
 issue = {24},
 month = {Jul},
 note = {キャッシュメモリの容量を有効に利用することで，キャッシュミス率を大幅に削減する手法としてライン共有キャッシュを提案する．従来型キャッシュでは，アドレスの異なる 2 つのデータが同一の値を有する場合においても，これらは異なる記憶領域に保存される．これに対し，ライン共有キャッシュは，キャッシュ内に同一の値を有するデータが多く存在することに着目し，これらのデータを1か所の記憶領域に保存することで，キャッシュメモリを有効利用する．ベンチマークプログラムを用いた定量的評価の結果，L2 キャッシュ容量 1MB を有するライン共有キャッシュは従来型キャッシュの L2 キャッシュミス率を最大 18 ポイント削減できることを確認した．, This paper proposes line sharing cache(LSC) which reduce miss rate of last level cache without increasing the size of cache memory. The conventional cache memory stores blocks in lines based on adress.In conventional cache memory,if two blocks is the same value and the different adress,these data will be stored in diffrecnt cache blocks.We observed the large amount of block in conventional cache filled with frequnet value.Therefore the conventinal cache don't utlize area of cache memory effectively.The other hand,line sharing cache stores blocks which have the same value in the same block. LSC allows greater amounts of data to be stored leading to substantial reduction in miss rate(0-18 point).},
 title = {データ値の局所性を利用したライン共有キャッシュの提案},
 year = {2011}
}