WEKO3
アイテム
データ値の局所性を利用したライン共有キャッシュの提案
https://ipsj.ixsq.nii.ac.jp/records/75391
https://ipsj.ixsq.nii.ac.jp/records/753911bf2e019-3a4f-4d78-b9b1-0609fe3562fb
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2011-07-20 | |||||||
タイトル | ||||||||
タイトル | データ値の局所性を利用したライン共有キャッシュの提案 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Line Sharing Cache Based A Frequent Value Locality | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | キャッシュ | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
九州大学大学院システム情報科学府 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学府 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Infomation Science and Electrical Engineering | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Infomation Science and Electrical Engineering | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Infomation Science and Electrical Engineering | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Infomation Science and Electrical Engineering | ||||||||
著者名 |
岡, 慶太郎
× 岡, 慶太郎
|
|||||||
著者名(英) |
Keitarou, Oka
× Keitarou, Oka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | キャッシュメモリの容量を有効に利用することで,キャッシュミス率を大幅に削減する手法としてライン共有キャッシュを提案する.従来型キャッシュでは,アドレスの異なる 2 つのデータが同一の値を有する場合においても,これらは異なる記憶領域に保存される.これに対し,ライン共有キャッシュは,キャッシュ内に同一の値を有するデータが多く存在することに着目し,これらのデータを1か所の記憶領域に保存することで,キャッシュメモリを有効利用する.ベンチマークプログラムを用いた定量的評価の結果,L2 キャッシュ容量 1MB を有するライン共有キャッシュは従来型キャッシュの L2 キャッシュミス率を最大 18 ポイント削減できることを確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper proposes line sharing cache(LSC) which reduce miss rate of last level cache without increasing the size of cache memory. The conventional cache memory stores blocks in lines based on adress.In conventional cache memory,if two blocks is the same value and the different adress,these data will be stored in diffrecnt cache blocks.We observed the large amount of block in conventional cache filled with frequnet value.Therefore the conventinal cache don't utlize area of cache memory effectively.The other hand,line sharing cache stores blocks which have the same value in the same block. LSC allows greater amounts of data to be stored leading to substantial reduction in miss rate(0-18 point). | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
研究報告計算機アーキテクチャ(ARC) 巻 2011-ARC-196, 号 24, p. 1-9, 発行日 2011-07-20 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |