WEKO3
アイテム
オンルータデータベースにおけるインデックス生成機構の実装
https://ipsj.ixsq.nii.ac.jp/records/73090
https://ipsj.ixsq.nii.ac.jp/records/730909bce48d8-c6c8-4b46-99a4-6a11ae4fdb09
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2011-03-03 | |||||||
タイトル | ||||||||
タイトル | オンルータデータベースにおけるインデックス生成機構の実装 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Implementation of Index Generation Mechanism for Database on Router | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
慶應義塾大学 | ||||||||
著者所属 | ||||||||
慶應義塾大学 | ||||||||
著者所属 | ||||||||
筑波大学 | ||||||||
著者所属 | ||||||||
慶應義塾大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Keio University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Keio University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Tsukuba University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Keio University | ||||||||
著者名 |
西田, 雄介
牧野, 友昭
川島, 英之
西, 宏章
× 西田, 雄介 牧野, 友昭 川島, 英之 西, 宏章
|
|||||||
著者名(英) |
Yusuke, Nishida
Tomoaki, Makino
Nobuyuki, Kawashima
Hiroaki, Nishi
× Yusuke, Nishida Tomoaki, Makino Nobuyuki, Kawashima Hiroaki, Nishi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | データベースマネジメントシステムをハードウェア化し,ネットワークストリームを直接処理することでネットワークデバイスがエンドホストに対してサービスとして提供できる可能性がある.本報告ではネットワークストリームをデータベース化することを想定したインデックス構造の検討を行い,マルチアクセス環境に対応したインデックス生成機構を FPGA 上に実装した.Xilinx FPGA Vertex5 を利用して論理実装した結果,パケットサイズが 50byte のときに 12.7[Gbps],1036byte のときに 20.3[Gbps] のスループットを達成し,数 Gbps 程度のネットワークで,ワイヤレートでの動作が可能であることを確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | By implementing DBMS as a hardware circuit, there is a possibility to provide a service to end-hosts by using network devices when the devices process network streams directly. In this paper, we examined the structure of index of on-router database management system and implemented it by using FPGA. It proves that the throughput of the proposed architecture meets a wire-rate processing of network by fulfilling the throughput of 12.7Gbps in 50 byte packets and 20.3 Gbps in 1036 byte pakcets. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
研究報告計算機アーキテクチャ(ARC) 巻 2011-ARC-194, 号 7, p. 1-4, 発行日 2011-03-03 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |