省エネ組込みヘテロジニアス・マルチチップ積層COOL Systemの開発

• Item type: SIG Technical Reports(1)
• 公開日: 2010-11-29
• タイトル: 省エネ組込みヘテロジニアス・マルチチップ積層COOL Systemの開発
• タイトル / 言語: en
• タイトル: Development of a Heterogeneous Multi-Chip Stacked COOL System for energy-saving Embedded Systems
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システム設計 スケジューリング
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 株式会社トプスシステムズ
• 著者所属: 独立行政法人産業技術総合研究所
• 著者所属: 独立行政法人産業技術総合研究所
• 著者所属: 独立行政法人産業技術総合研究所
• 著者所属: 独立行政法人産業技術総合研究所
• 著者所属: 独立行政法人産業技術総合研究所
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): TOPS Systems Corp.
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology
• 著者名: 松本, 祐教; 大川, 猛; 池野, 理門; 宮崎, 崇史; マルコチャシン; 萩本, 有哉; 内田, 裕之; 居村, 史人; 鈴木, 基史; 菊地, 克弥; 仲川, 博; 青柳, 昌宏
• 著者名(英): Yukoh, Matsumoto; Takeshi, Ohkawa; Rimon, Ikeno; Takashi, Miyazaki; Marco, Chacin; Michiya, Hagimoto; Hiroyuki, Uchida; Fumito, Imura; Motohiro, Suzuki; Katsuya, Kikuchi; Hiroshi, Nakagawa; Masahiro, Aoyagi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ヘテロジニアス・マルチチップ積層技術は、システムの低消費電力化、スケーラブルな機能や性能の向上、小量多品種対応とそれに伴う価格性能比の向上を可能とする。本発表では, このような積層型 LSI の長所を活かした低消費電力型の情報機器の実現を目指した積層 COOL System の概要を紹介する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Heterogeneous Multi-Chip-Stacking enables systems to be lower-energy, higher scalability in its functionality and performance with increasing the number of chips, manufactured more flexibly, and better cost performance than conventional SoC design. This presentation gives an overview of a project that aims to realize highly energy-efficient Information Systems that take advantages of Multi-Chip Stacking.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2010-EMB-19, 号 2, p. 1-4, 発行日 2010-11-29
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会