キャッシュを用いたレジスタ・マップ表の回路面積削減

• Item type: Trans(1)
• 公開日: 2010-09-17
• タイトル: キャッシュを用いたレジスタ・マップ表の回路面積削減
• タイトル / 言語: en
• タイトル: Area-efficient Register Map Table Using a Cache
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京農工大学
• 著者所属: 東京農工大学
• 著者所属: 東京農工大学
• 著者所属: 東京農工大学
• 著者所属: 東京農工大学
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者名: 三輪, 忍; 張, 鵬; 横山, 弘基; 堀部, 悠平; 中條, 拓伯
• 著者名(英): Shinobu, Miwa; Peng, Zhang; Hiroki, Yokoyama; Yuhei, Horibe; Hironori, Nakajo
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: SMTの普及により，近年，レジスタ・マップ表は肥大化する傾向にある．マップ表は，通常，マルチポートRAMで構成される．同じくマルチポートRAMであるレジスタ・ファイルに対しては，小容量のキャッシュを用いて回路面積を削減する手法が提案されているが，この手法をマップ表に適用した例はまだない．また，この手法は，マルチポートRAMの回路面積を削減する一般的な手法，たとえばマルチバンク化などとの比較がまったく行われていなかった．そこで今回，小容量のキャッシュを用いる手法をマップ表に適用し，マルチバンク化した場合との比較を行った．本稿ではその結果を報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Area of register map tables is growing up in recent processors following the spread of SMT technologies. Register map tables are usually implemented with multi-port RAMs as well as register files. In order to reduce area of register files, a technique which uses a small cache has been proposed, but it has never been applied to register map tables. Moreover, the technique has never been compared with other techniques which aim to reduce area of multi-port RAM. This paper shows the result when both techniques are applied to register map tables.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 3, 号 3, p. 44-55, 発行日 2010-09-17
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会