ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法

• Item type: SIG Technical Reports(1)
• 公開日: 2010-03-19
• タイトル: ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法
• タイトル / 言語: en
• タイトル: Task Level Pipelining of C-Based Design Description for Hardware Synthesis
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路合成
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京都市大学
• 著者所属: 東京都市大学
• 著者所属: 東京都市大学
• 著者所属(英): en
• 著者所属(英): Tokyo City University
• 著者所属(英): en
• 著者所属(英): Tokyo City University
• 著者所属(英): en
• 著者所属(英): Tokyo City University
• 著者名: 浅野, 裕史; 瀬戸, 謙修; 丸泉, 琢也
• 著者名(英): Hirofumi, Asano; Kenshu, Seto; Takuya, Maruizumi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 動作合成は C 記述からハードウェアを自動合成できるため，LSI の設計期間短縮に効果を発揮する。しかしながら，C 記述からそのまま動作合成によって生成されたハードウェアの性能は不十分なことが多く，人手による C 記述の並列化が必要となることが多い．本稿では，そのような C 記述並列化の一種である，タスクレベルパイプライン化の自動化に向けた手続きを検討した．提案する手順を手動により JPEG エンコーダの C 記述に適用してタスクレベルパイプライン化した結果，適用前と比べて性能が 1.81 倍向上した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Behavioral synthesis automatically generates hardware from C descriptions, and therefore reduces the design time of LSIs significantly. The generated hardware by behavioral synthesis with these C descriptions untouched, however, most likely leads to insufficient performance, so that manual parallelization of the C descriptions is usually necessary. In this paper, we study a procedure for task-level pipelining, one of such parallelization techniques for C descriptions that can be used for the automation. By applying the proposed procedure manually to the C description for JPEG encoder and performing the task-level pipelining, the execution speed improved by 1.81 times compared to the C description without our technique.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2010-EMB-16, 号 19, p. 1-6, 発行日 2010-03-19
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会