メディア処理向けカスタムプロセッサにおける復号処理命令拡張の検討

• Item type: SIG Technical Reports(1)
• 公開日: 2010-01-21
• タイトル: メディア処理向けカスタムプロセッサにおける復号処理命令拡張の検討
• タイトル / 言語: en
• タイトル: Extended Study of Decoding Instructions in a Custom Processor for Media Processing
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: メディア処理技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学
• 著者所属: 日本電気株式会社システムIPコア研究所／大阪大学
• 著者所属: 九州大学／独立行政法人科学技術進行振興機構, CREST
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): System IP Core Research Laboratories, NEC Corporation / Osaka University
• 著者所属(英): en
• 著者所属(英): Kyushu University / Japan Science and Technology Agency, CREST
• 著者名: 國武, 勇次; 久村, 孝寛; 安浦, 寛人
• 著者名(英): Yuji, Kunitake; Takahiro, Kumura; Hiroto, Yasuura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ビデオやオーディオなどのメディア処理の効率化を図るために，SIMD や VLIW などのデータ並列性を利用するアーキテクチャがこれまで盛んに研究されてきた．その結果，データ並列性のある DCT や動き探索などの処理は非常に高速に処理できるようになった．その一方で，データ並列性のない逐次的な処理は高速化しにくいため，メディア処理における逐次処理にかかる実行時間の割合が大きくなっている．逐次的な処理の代表例として可変長符号処理がある．従来は，可変長符号処理を専用回路で実装することが多かったが，近年はソフトウェアによる柔軟性を重視して専用演算器をもったプロセッサによる実装例もある．本稿では，ソフトによる柔軟性を備えた後者の実装例に着目し，ツール生成環境を利用した可変長復号化に適したプロセッサの命令セット検討について述べる．ベースとなる組み込みプロセッサ V850E に対して，可変長復号化に適した命令を 2 つ追加することで，可変長復号化にかかる命令数を約 55％ まで削減できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In order to execute efficiently video and audio cording, many architectures using data parallelism like SIMD and VLIW have been studied so far. As a result, signal processing tasks having inherent data parallelism in their algorithms such as discrete cosine transform (DCT) and motion compensation (MC) have been handled efficiently on those architectures. On the other hand, serial tasks which have no data parallelism are difficult to speed up. It makes the portion of the processing time taken for serial tasks more significant compared with that of tasks having data parallelism. Variable length coding and decoding is one of such serial tasks and its implementation can be classified into two categories: dedicated circuits and application-specific processor with dedicated functional units. The latter method has been used recently to exploit the flexibility of its software implementation. In this paper, we present a case study on instruction set extension of a processor for variable length decoding (VLD). In this case study a tool generator which generates software toolchain is used to explore the instruction set enhancement. Through this case study, we show that the number of instructions required for VLD can be reduced to 55% by using dedicated instructions for VLD.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2010-EMB-15, 号 21, p. 1-6, 発行日 2010-01-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会