WEKO3
アイテム
細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
https://ipsj.ixsq.nii.ac.jp/records/67364
https://ipsj.ixsq.nii.ac.jp/records/6736473aa8a29-5141-4156-bb02-60ff4af9103e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC10187001.pdf (1.1 MB)
|
Copyright (c) 2010 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2010-01-21 | |||||||
| タイトル | ||||||||
| タイトル | 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A general purpose microprocessor with fine-grained power gating | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | プロセッサアーキテクチャ（１） | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 芝浦工業大学 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 電気通信大学 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Shibaura Instritute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Electro-Communications | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, The University of Tokyo | ||||||||
| 著者名 |
池淵, 大輔
関, 直臣
小島, 悠
釜田, 雅大
Lei, Zhao
天野, 英晴
白井, 利明
小山, 慧
橋田, 達徳
馬橋, 雄祐
増田, 大樹
宇佐美, 公良
武田, 清大
並木, 美太郎
近藤, 正章
中村, 宏
× 池淵, 大輔 関, 直臣 小島, 悠 釜田, 雅大 Lei, Zhao 天野, 英晴 白井, 利明 小山, 慧 橋田, 達徳 馬橋, 雄祐 増田, 大樹 宇佐美, 公良 武田, 清大 並木, 美太郎 近藤, 正章 中村, 宏
|
|||||||
| 著者名(英) |
Daisuke, Ikebuchi
Naomi, Seki
Yu, Kojima
Masahiro, Kamata
Lei, Zhao
Hideharu, Amano
Toshiaki, Shirai
Satoshi, Koyama
Tatsunori, Hashida
Yusuke, Umahashi
Daiki, Masuda
Kimiyoshi, Usami
Seidai, Takeda
Mitaro, Namiki
Masaaki, Kondo
Hiroshi, Nakamura
× Daisuke, Ikebuchi Naomi, Seki Yu, Kojima Masahiro, Kamata Lei, Zhao Hideharu, Amano Toshiaki, Shirai Satoshi, Koyama Tatsunori, Hashida Yusuke, Umahashi Daiki, Masuda Kimiyoshi, Usami Seidai, Takeda Mitaro, Namiki Masaaki, Kondo Hiroshi, Nakamura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々は、時間的にも空間的にも細粒度にパワーゲーティングを行うことでリーク電力を削減する手法を提案し、この手法を適用した MIPS R3000 互換のマイクロプロセッサ Geyser-1 を設計・試作した。本稿ではその設計手法、実装方式、ならびに実チップを用いた評価結果を報告する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We propose a technique of runtime power gating which enables fine-grained power supply control both temporally and spatially. We have applied this technique to MIPS R3000 architecture and developed a prototype processor called Geyser-1. In this paper, we show its design methodology, implementation, and evaluation results. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2010-ARC-187, 号 1, p. 1-6, 発行日 2010-01-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
