@techreport{oai:ipsj.ixsq.nii.ac.jp:00066897,
 author = {齋藤, 寛 and 濱田, 尚宏 and 米田, 友洋 and 南谷, 崇 and Hiroshi, Saito and Naohiro, Hamada and Tomohiro, Yoneda and Takashi, Nanya},
 issue = {25},
 month = {Nov},
 note = {束データ方式による非同期式回路において性能を決める要因は，遅延素子を含む制御回路の遅延である．したがって，実装の対象となる FPGA 上での制御回路の遅延を概算し，入力から出力までの制御回路の遅延の総和が最小となるようフロアプランを行う．, A factor to decide the performance of asynchronous circuits with bundleddata implementation is the delay of the control circuit including delay elements. This paper shows a floorplan method for bundled-data implementation so that the sum of control delays from inputs to outputs is minimized while estimating the control delays on the target FPGA.},
 title = {FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討},
 year = {2009}
}