LDPC符号高速生成システムの提案と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2009-02-26
• タイトル: LDPC符号高速生成システムの提案と評価
• タイトル / 言語: en
• タイトル: Proposal and estimation of High-speed Generated System for LDPC Codes
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東邦大学大学院理学研究科
• 著者所属: 東邦大学大学院理学研究科
• 著者所属: 産業技術総合研究所情報技術研究部門
• 著者所属: 産業技術総合研究所情報技術研究部門
• 著者所属: 産業技術総合研究所情報技術研究部門
• 著者所属: 東邦大学大学院理学研究科
• 著者所属: 産業技術総合研究所情報技術研究部門
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Toho University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Toho University
• 著者所属(英): en
• 著者所属(英): ITRI, National Institute of Advanced Industrial Science and Technology (AIST)
• 著者所属(英): en
• 著者所属(英): ITRI, National Institute of Advanced Industrial Science and Technology (AIST)
• 著者所属(英): en
• 著者所属(英): ITRI, National Institute of Advanced Industrial Science and Technology (AIST)
• 著者所属(英): en
• 著者所属(英): Graduate School of Science, Toho University
• 著者所属(英): en
• 著者所属(英): ITRI, National Institute of Advanced Industrial Science and Technology (AIST)
• 著者名: 野里, 裕高; 石田, 由香里; 高橋, 栄一; 村川, 正宏; 梶谷, 勇; 古谷, 立美; 樋口, 哲也
• 著者名(英): Hirotaka, Nosato; Yukari, Ishida; Eiichi, Takahashi; Masahiro, Murakawa; Isamu, Kajitani; Tatsumi, Furuya; Tetsuya, Higuchi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々は先にLDPC符号高速生成システムの提案を行ったが，本論文では，高速化手法の有効性を評価した．LDPC符号は通信性能の限界値に極めて近い性能を引き出すことができる符号として注目を集める一方で，性能の良いLDPC符号の構成方法が確立されていないことと，性能の良いLDPC符号の評価に膨大な処理時間がかかることがLDPC符号の発展における課題となっている．提案システムでは，多目的遺伝的アルゴリズムと高速化手法を用いることで，LDPC符号の持つ問題点をそれぞれ解決する．今回の検証ではハードウェアアクセラレータの有効性を確認することで，先に確認した汎用クラスタの高速化性能と併せて課題を解決できるほどの高速化が可能になる見通しを得た．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper reports on the estimation of the system we have proposed for speed-up in generating LDPC codes. LDPC code is attracting attention due to the considerable potential for error correction that approaches the theoretical limits. However, the following things have impeded the implementation of suitable LDPC codes, uncertainty and time-consuming for generating the suitable LDPC codes. We have run simulations for the system with the hardware accelerator we proposed and have confirmed that our approach with hardware accelerator in conjunction with parallel programming is one of a solution to the speed-up.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10505667
• 書誌情報: 研究報告数理モデル化と問題解決（MPS）; 巻 2009, 号 19(2009-MPS-73), p. 45-48, 発行日 2009-02-26
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会