WEKO3
アイテム
MX コアにおける PE 粒度変更による実行効率の改善
https://ipsj.ixsq.nii.ac.jp/records/61230
https://ipsj.ixsq.nii.ac.jp/records/612303491158d-ec3d-4293-8772-4c57a9e6c00f
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM09138013 (908.8 kB)
|
Copyright (c) 2009 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2009-01-22 | |||||||
| タイトル | ||||||||
| タイトル | MX コアにおける PE 粒度変更による実行効率の改善 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Improvement of Execution Efficiency by Applying Unitable PE Architecture for MX Core | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 熊本大学大学院自然科学研究科 | ||||||||
| 著者所属 | ||||||||
| 熊本大学大学院自然科学研究科 | ||||||||
| 著者所属 | ||||||||
| 熊本大学大学院自然科学研究科 | ||||||||
| 著者所属 | ||||||||
| 熊本大学大学院自然科学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University | ||||||||
| 著者名 |
溝上, 雄太
中野, 光臣
飯田, 全広
末吉, 敏則
× 溝上, 雄太 中野, 光臣 飯田, 全広 末吉, 敏則
|
|||||||
| 著者名(英) |
Yuta, Mizokami
Mitsutaka, Nakano
Masahiro, Iida
Toshinori, Sueyoshi
× Yuta, Mizokami Mitsutaka, Nakano Masahiro, Iida Toshinori, Sueyoshi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | MX コアは細粒度の演算器 （Processing Element: PE） を複数搭載した超並列 SＩＭＤ（Singlelnstruction MultipleData） 型プロセッサである．MX コアは細粒度 PE を超並列に動作させることでピーク性能を高めている．よって，その性能は PE の稼働状況（並列度）に依存する．一方，アプリケーションは一般に演算データのサイズや処理内容によって演算並列度は一定ではないため，常にすべての PE で処理を行えるわけではない本稿では，並列度の低いアプリケーションにおいて PE の稼働率を向上させる手法として，演算粒度を変更可能な PE アーキテクチャを提案する．提案アーキテクチャを RAS 暗号に適用した結果，従来アーキテクチャと比較して 34% の性能改善が得られた． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | MX-Core is a massively parallel SIMD (Single Instruction Multiple Data) type processor which have fine-grained computing units (PE). The performance of MX-Core depends on the utilization rate of PEs. Therefore, it is necessary to achieve a high operational perfomance that it operate with high parallelism. However, the instruction level parallelism depends on applications or processing, which is cause of performance deterioration in MX-Core. In this study, we proposed the unitable PE architecture. This architecture solves the parallelism problem of application. As a result, as compared with traditional architecture, the proposed architecture to RSA cryptography improves performance by 34% . | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2009, 号 7(2009-SLDM-138), p. 69-74, 発行日 2009-01-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
